EDA

技术的基本特征

　　EDA代表了当今电子设计技术的发展方向，它的基本特征是：设计人员按照“自顶向下”的设计方法，对整个系统进行方案设计和功能划分，系统的关键电路用一片或几片专用集成电路（ASIC）实现，然后采用硬件描述语言（HDL）完成系统行为级设计，通过综合器和适配器生成最终的目标器件，这样的设计方法被称为高层次的电子设计方法。下面介绍与EDA基本特征有关的几个概念。

　　1．“自顶向下”的设计方法10年前，电子设计的基本思路还是选用标准集成电路“自底向上”地构造出一个新的系统，这样的设计方法就如同一砖一瓦建造金字塔，不仅效率低、成本高而且容易出错。

　　高层次设计是一种“自顶向下”的全新设计方法，这种设计方法首先从系统设计入手，在顶层进行功能方框图的划分和结构设计。在方框图一级进行仿真、纠错，并用硬件描述语言对高层次的系统行为进行描述，在系统一级进行验证。然后，用综合优化工具生成具体门电路的网络表，其对应的物理实现级可以是印刷电路板或专用集成电路。由于设计的主要仿真和调试过程是在高层次上完成的，这既有利于早期发现结构设计上的错误，避免设计工作的浪费，又减少了逻辑功能仿真的工作量，提高了设计的一次成功率。

　　2．ASIC设计现代电子产品的复杂度日益提高，一个电子系统可能由数万个中小规模集成电路构成，这就带来了体积大、功耗大、可靠性差的问题。解决这一问题的有效方法就是采用ASIC芯片进行设计。ASIC按照设计方法的不同可分为全定制ASIC、半定制ASIC和可编程ASIC（也称为可编程逻辑器件）。

　　设计全定制ASIC芯片时，设计师要定义芯片上所有晶体管的几何图形和工艺规则，将设计结果交由IC厂家去进行掩模制造，做出产品。这种设计方法的优点是芯片可以获得的性能，即面积利用率高、速度快、功耗低，而缺点是开发周期长，费用高，只适合大批量产品开发。

　　半定制ASIC芯片的版图设计方法分为门阵列设计法和标准单元设计法，这两种方法都是约束性的设计方法，其主要目的就是简化设计，以牺牲芯片性能为代价来缩短开发时间。

　　可编程逻辑芯片与上述掩模ASIC的不同之处在于：设计人员完成版图设计后，在实验室内就可以烧制出自己的芯片,无须IC厂家的参与，大大缩短了开发周期。

　　可编程逻辑器件自70年代以来，经历了PAL、GAL、CPLD、FPGA几个发展阶段，其中CPLD/FPGA属高密度可编程逻辑器件，目前集成度已高达200万门/片，它将掩模ASIC集成度高的优点和可编程逻辑器件设计生产方便的特点结合在一起，特别适合于样品研制或小批量产品开发，使产品能以最快的速度上市，而当市场扩大时，它可以很容易地转由掩模ASIC实现，因此开发风险也大为降低。

　　上述ASIC芯片，尤其是CPLD/FPGA器件，已成为现代高层次电子设计方法的实现载体。

　　3.硬件描述语言硬件描述语言（HDL）是一种用于设计硬件电子系统的计算机语言，它用软件编程的方式来描述电子系统的逻辑功能、电路结构和连接形式，与传统的门级描述方式相比，它更适合大规模系统的设计。例如一个32位的加法器，利用图形输入软件需要输入500至1000个门，而利用VHDL语言只需要书写一行“A=B＋C”即可。而且VHDL语言可读性强，易于修改和发现错误。早期的硬件描述语言，如ABEL、HDL、AHDL，由不同的EDA厂商开发，互不兼容，而且不支持多层次设计，层次间翻译工作要由人工完成。为了克服以上不足，1985年美国国防部正式推出了高速集成电路硬件描述语言VHDL，1987年IEEE采纳VHDL为硬件描述语言标准（IEEESTD－1076）。

　　VHDL是一种全方位的硬件描述语言，包括系统行为级、寄存器传输级和逻辑门级多个设计层次,支持结构、数据流和行为三种描述形式的混合描述，因此VHDL几乎覆盖了以往各种硬件描述语言的功能，整个自顶向下或自底向上的电路设计过程都可以用VHDL来完成。VHDL还具有以下优点：(1)VHDL的宽范围描述能力使它成为高层次设计的核心，将设计人员的工作重心提高到了系统功能的实现与调试，而花较少的精力于物理实现。(2)VHDL可以用简洁明确的代码描述来进行复杂控制逻辑的设计，灵活且方便，而且也便于设计结果的交流、保存和重用。(3)VHDL的设计不依赖于特定的器件，方便了工艺的转换。(4)VHDL是一个标准语言，为众多的EDA厂商支持，因此移植性好。

　　4．EDA系统框架结构EDA系统框架结构(Framework)是一套配置和使用EDA软件包的规范。目前主要的EDA系统都建立了框架结构，如Cadence公司的DesignFramework，Mentor公司的FalconFramework，而且这些框架结构都遵守国际CFI组织制定的统一技术标准。框架结构能将来自不同EDA厂商的工具软件进行优化组合，集成在一个易于管理的统一的环境之下，而且还支持任务之间、设计师之间以及整个产品开发过程中的信息传输与共享，是并行工程和自顶向下设计方法的实现基础。

技术的基本设计方法

　　EDA技术的每一次进步,都引起了设计层次上的一次飞跃,图1示出EDA技术设计层次的飞跃。物理级设计主要指IC版图设计，一般由半导体厂家完成，对电子工程师没有太大的意义，因此本文重点介绍电路级设计和系统级设计。

　　1．电路级设计电路级设计工作流程如图2所示。电子工程师接受系统设计任务后，首先确定设计方案，并选择能实现该方案的合适元器件，然后根据具体的元器件设计电路原理图。接着进行次仿真，其中包括数字电路的逻辑模拟、故障分析，模拟电路的交直流分析、瞬态分析。在进行系统仿真时，必须要有元件模型库的支持，计算机上模拟的输入输出波形代替了实际电路调试中的信号源和示波器。这一次仿真主要是检验设计方案在功能方面的正确性。

　　仿真通过后，根据原理图产生的电气连接网络表进行PCB板的自动布局布线。在制作PCB板之前还可以进行PCB后分析，其中包括热分析、噪声及窜扰分析、电磁兼容分析、可靠性分析等，并可将分析后的结果参数反标回电路图，进行第二次仿真，也称为后仿真。后仿真主要是检验PCB板在实际工作环境中的可行性。

　　由此可见，电路级的EDA技术使电子工程师在实际的电子系统产生前，就可以全面地了解系统的功能特性和物理特性，从而将开发风险消灭在设计阶段，缩短了开发时间，降低了开发成本。

　　2．系统级设计进入90年代以来，电子信息类产品的开发明显呈现两个特点：一是产品复杂程度提高；二是产品上市时限紧迫。然而，电路级设计本质上是基于门级描述的单层次设计，设计的所有工作（包括设计输入、仿真和分析、设计修改等）都是在基本逻辑门这一层次上进行的，显然这种设计方法不能适应新的形势，一种高层次的电子设计方法，也即系统级设计方法，应运而生。

　　高层次设计是一种“概念驱动式”设计，设计人员无须通过门级原理图描述电路，而是针对设计目标进行功能描述。由于摆脱了电路细节的束缚，设计人员可以把精力集中于创造性的方案与概念的构思上，一旦这些概念构思以高层次描述的形式输入计算机，EDA系统就能以规则驱动的方式自动完成整个设计。这样，新的概念就能迅速有效地成为产品，大大缩短了产品的研制周期。不仅如此，高层次设计只是定义系统的行为特性，可以不涉及实现工艺，因此还可以在厂家综合库的支持下，利用综合优化工具将高层次描述转换成针对某种工艺优化的网络表，使工艺转化变得轻而易举。系统级设计的工作流程见图3。首先，工程师按照“自顶向下”的设计方法进行系统划分。其次，输入VHDL代码，这是高层次设计中最为普遍的输入方式。此外，还可以采用图形输入方式（框图，状态图等），这种输入方式具有直观、容易理解的优点。第三步是，将以上的设计输入编译成标准的VHDL文件。第四步是进行代码级的功能仿真，主要是检验系统功能设计的正确性。这一步骤适用大型设计，因为对于大型设计来说，在综合前对源代码仿真，就可以大大减少设计重复的次数和时间。一般情况下，这一仿真步骤可略去。第五步是，利用综合器对VHDL源代码进行综合优化处理，生成门级描述的网络表文件,这是将高层次描述转化为硬件电路的关键步骤。综合优化是针对ASIC芯片供应商的某一产品系列进行的，所以综合的过程要在相应的厂家综合库支持下才能完成。第六步是，利用产生的网络表文件进行适配前的时序仿真，仿真过程不涉及具体器件的硬件特性，是较为粗略的。一般的设计，也可略去这一仿真步骤。第七步是利用适配器将综合后的网络表文件针对某一具体的目标器件进行逻辑映射操作，包括底层器件配置、逻辑分割、逻辑优化、布局布线。第八步是在适配完成后，产生多项设计结果：(1)适配报告，包括芯片内部资源利用情况，设计的布尔方程描述情况等；(2)适配后的仿真模型；(3)器件编程文件。根据适配后的仿真模型，可以进行适配后的时序仿真，因为已经得到器件的实际硬件特性（如时延特性），所以仿真结果能比较精确地预期未来芯片的实际性能。如果仿真结果达不到设计要求，就需要修改VHDL源代码或选择不同速度和品质的器件，直至满足设计要求；一步是将适配器产生的器件编程文件通过编程器或下载电缆载入到目标芯片FPGA或CPLD中。如果是大批量产品开发，则通过更换相应的厂家综合库，轻易地转由ASIC形式实现。

　　综上所述，EDA技术是电子设计领域的一场革命，目前正处于高速发展阶段，每年都有新的EDA工具问世。广大电子工程人员掌握这一先进技术，这不仅是提高设计效率的需要，更是我国电子工业在世界市场上生存、竞争与发展的需要。

最常用的几种软件

　　EDA技术是在电子CAD技术基础上发展起来的计算机软件系统，是指以计算机为工作平台，融合了应用电子技术、计算机技术、信息处理及智能化技术的成果，进行电子产品的自动设计。

　　利用EDA工具，电子设计师可以从概念、算法、协议等开始设计电子系统，大量工作可以通过计算机完成，并可以将电子产品从电路设计、性能分析到设计出IC版图或PCB版图的整个过程在计算机上自动处理完成。

　　现在对EDA的概念或范畴用得很宽。包括在机械、电子、通信、航空航天、化工、矿产、生物、医学、军事等各个领域，都有EDA的应用。目前EDA 技术已在各大公司、企事业单位和科研教学部门广泛使用。例如在飞机制造过程中，从设计、性能测试及特性分析直到飞行模拟，都可能涉及到EDA技术。本文所指的EDA技术，主要针对电子电路设计、PCB设计和IC设计。EDA 设计可分为系统级、电路级和物理实现级。

　　EDA常用软件

　　EDA工具层出不穷，目前进入我国并具有广泛影响的EDA软件有：EWB、PSPICE、OrCAD、PCAD、Protel、ViewLogic、Mentor、Graphics、Synopsys、LSIlogic、Cadence、MicroSim等等。这些工具都有较强的功能，一般可用于几个方面，例如很多软件都可以进行电路设计与仿真，同时以可以进行PCB自动布局布线，可输出多种网表文件与第三方软件接口。下面按主要功能或主要应用场合，分为电路设计与仿真工具、PCB设计软件、IC设计软件、PLD设计工具及其它EDA软件，进行简单介绍。

　　1、电子电路设计与仿真工具

　　电子电路设计与仿真工具包括SPICE/PSPICE；EWB；Matlab；SystemView；MMICAD等。下面简单介绍前三个软件。

　　（1）SPICE（Simulation Program with Integrated Circuit Emphasis）

　　是由美国加州大学推出的电路分析仿真软件，是20世纪80年代世界上应用最广的电路设计软件，1998年被定为美国国家标准。1984年，美国MicroSim公司推出了基于SPICE的微机版PSPICE（Personal—SPICE）。现在用得较多的是PSPICE6.2，可以说在同类产品中，它是功能最为强大的模拟和数字电路混合仿真EDA软件，在国内普遍使用。推出了PSPICE9.1版本。它可以进行各种各样的电路仿真、激励建立、温度与噪声分析、模拟控制、波形输出、数据输出、并在同一窗口内同时显示模拟与数字的仿真结果。无论对哪种器件哪些电路进行仿真，都可以得到精确的仿真结果，并可以自行建立元器件及元器件库。

　　（2）EWB(Electronic Workbench)软件

　　是InterActive ImageTechnologies Ltd 在20世纪90年代初推出的电路仿真软件。目前普遍使用的是EWB5.2，相对于其它EDA软件，它是较小巧的软件（只有16M）。但它对模数电路的混合仿真功能却十分强大，几乎100[%]地仿真出真实电路的结果，并且它在桌面上提供了万用表、示波器、信号发生器、扫频仪、逻辑分析仪、数字信号发生器、逻辑转换器和电压表、电流表等仪器仪表。它的界面直观，易学易用。它的很多功能模仿了SPICE的设计，但分析功能比PSPICE稍少一些。

　　（3）文字MATLAB产品族

　　它们的一大特性是有众多的面向具体应用的工具箱和仿真块，包含了完整的函数集用来对图像信号处理、控制系统设计、神经网络等特殊应用进行分析和设计。它具有数据采集、报告生成和MATLAB语言编程产生独立C/C++代码等功能。MATLAB产品族具有下列功能：数据分析；数值和符号计算；工程与科学绘图；控制系统设计；数字图像信号处理；财务工程；建模、仿真、原型开发；应用开发；图形用户界面设计等。MATLAB产品族被广泛地应用于信号与图像处理、控制系统设计、通讯系统仿真等诸多领域。开放式的结构使MATLAB产品族很容易针对特定的需求进行扩充，从而在不断深化对问题的认识同时，提高自身的竞争力。

　　2、PCB设计软件

　　PCB(Printed—Circuit Board)设计软件种类很多，如Protel； OrCAD；Viewlogic； PowerPCB； Cadence PSD；MentorGraphices的Expedition PCB；Zuken CadStart； Winboard/Windraft/Ivex-SPICE；PCB Studio； TANGO等等。目前在我国用得最多应属Protel，下面仅对此软件作一介绍。

　　Protel是PROTEL公司在20世纪80年代末推出的CAD工具，是PCB设计者的软件。它较早在国内使用，普及率，有些高校的电路还专门开设Protel课程，几乎所在的电路公司都要用到它。早期的Protel主要作为印刷板自动布线工具使用，现在普遍使用的是Protel99SE，它是个完整的全方位电路设计系统，包含了电原理图绘制、模拟电路与数字电路混合信号仿真、多层印刷电路板设计（包含印刷电路板自动布局布线），可编程逻辑器件设计、图表生成、电路表格生成、支持宏操作等功能，并具有Client/Server（客户/服务器体系结构，同时还兼容一些其它设计软件的文件格式，如ORCAD、PSPICE、EXCEL等。使用多层印制线路板的自动布线，可实现高密度PCB的100[%]布通率。Protel软件功能强大、界面友好、使用方便，但它代表性的是电路设计和PCB设计。

　　3、IC设计软件

　　IC设计工具很多，其中按市场所占份额排行为Cadence、Mentor Graphics和Synopsys。这三家都是ASIC设计领域相当有名的软件供应商。其它公司的软件相对来说使用者较少。中国华大公司也提供ASIC设计软件（熊猫2000）；另外近来出名的Avanti公司，是原来在Cadence的几个华人工程师创立的，他们的设计工具可以全面和Cadence公司的工具相抗衡，非常适用于深亚微米的IC设计。下出按用途对IC设计软件作一些介绍。

　　（1）设计输入工具

　　这是任何一种EDA软件必须具备的基本功能。像Cadence的composer,viewlogic的viewdraw,硬件描述语言VHDL、Verilog HDL是主要设计语言，许多设计输 入工具都支持HDL。另外像Active—HDL和其它的设计输入方法，包括原理和状态机输入方法，设计FPGA/CPLD的工具大都可作为IC设计的输入手段，如Xilinx、Altera等公司提供的开发工具，Modelsim FPGA等。

　　（2）设计仿真工作

　　我们使用EDA工具的一个好处是可以验证设计是否正确，几乎每个公司的EDA 产品都有仿真工具。Verilog—XL、NC—verilog用于Verilog仿真，Leapfrog用于VHDL仿真，Analog Artist用于模拟电路仿真。Viewlogic的仿真器有：viewsim门级电路仿真器，speedwaveVHDL仿真器，VCS—verilog仿真器。Mentor Graphics有其子公司Model Tech 出品的VHDL和Verilog双仿真器：Model Sim。Cadence、Synopsys用的是VSS（VHDL仿真器）。现在的趋势是各大EDA公司都逐渐用HDL仿真器作为电路验证的工具。

　　（3）综合工具

　　综合工具可以把HDL变成门级网表。这方面Synopsys工具占有较大的优势，它的Design Compile是作综合的工业标准，它还有另外一个产品叫Behavior Compiler，可以提供更的综合。另外最近美国又出了一家软件叫Ambit，说是比Synopsys的软件更有效，可以综合50万门的电路，速度更快。今年初Ambit被Cadence公司收购，为此Cadence放弃了它原来的综合软件Synergy。随着FPGA设计的规模越来越大，各EDA公司又开发了用于FPGA设计的综合软件，比较有名的有：Synopsys的FPGA Express,Cadence的Synplity，Mentor的Leonardo，这三家的FPGA综合软件占了市场的绝大部分。

　　（4）布局和布线

　　在IC设计的布局布线工具中，Cadence软件是比较强的，它有很多产品，用于标准单元、门阵列已可实现交互布线。最有名的是Cadence spectra，它原来是用于PCB布线的，后来Cadence把它用来作IC的布线。其主要工具有：Cell3，Silicon Ensemble—标准单元布线器；Gate Ensemble—门阵列布线器；Design Planner—布局工具。其它各EDA软件开发公司也提供各自的布局布线工具。

　　（5）物理验证工具

　　物理验证工具包括版图设计工具、版图验证工具、版图提取工具等等。这方面Cadence也是很强的，其Dracula、Virtuso、Vampire等物理工具有很多的使用者。

　　（6）模拟电路仿真器

　　前面讲的仿真器主要是针对数字电路的，对于模拟电路的仿真工具，普遍使用SPICE，这是的选择。只不过是选择不同公司的SPICE，像MiceoSim的PSPICE、Meta Soft的HSPICE等等。HSPICE现在被Avanti公司收购了。在众多的SPICE中，最准的当数HSPICE，作为IC设计，它的模型最多，仿真的精度也。

　　4、PLD设计工具

　　PLD（Programmable Logic Device）是一种由用户根据需要而自行构造逻辑功能的数字集成电路。目前主要有两大类型：CPLD(Complex PLD)和FPGA(Field Programmable Gate Array)。它们的基本设计方法是借助于EDA软件，用原理图、状态机、布尔表达式、硬件描述语言等方法，生成相应的目标文件，用编程器或下载电缆，由目标器件实现。生产PLD的厂家很多，但最有代表性的PLD厂家为ALTERA、Xilinx和Lattice 公司。

　　PLD的开发工具一般由器件生产厂家提供，但随着器件规模的不断增加，软件的复杂性也随之提高，目前由专门的软件公司与器件生产厂家合作，推出功能强大的设计软件。

　　下面介绍主要器件生产厂家和开发工具。

　　（1）ALTERA 20世纪90年代以后发展很快。主要产品有：MAX3000/7000、FELX6K/10K、APEX20K、ACEX1K、Stratix等。其开发工具—MAX+PLUS II是较成功的PLD开发平台，又推出了Quartus II开发软件。Altera公司提供较多形式的设计输入手段，绑定第三方VHDL综合工具，如：综合软件FPGA Express、Leonard Spectrum，仿真软件ModelSim。

　　（2）ILINX FPGA的发明者。产品种类较全，主要有；XC9500/4000、Coolrunner(XPLA3)、Spartan、Vertex等系列，其的Vertex—II Pro器件已达到800万门。开发软件为Foundation和ISE。通常来说，在欧洲用Xilinx的人多，在***和亚太地区用ALTERA的人多，在美国则是平分秋色。全球PLD/FPGA产品60[%]以上是由Altera和Xilinx提供的。可以讲Altera和Xilinx共同决定了PLD技术的发展方向。

　　（3）Lattice—Vantis Lattice是ISP（In—System Programmability）技术的发明者，ISP技术极大地促进了PLD产品的发展，与ALTERA和XILINX相比，其开发工具比Altera和Xilinx略逊一筹。中小规模PLD比较有特色，大规模PLD的竞争力还不够强（Lattice没有基于查找表技术的大规模FPGA），1999年推出可编程模拟器件，1999年收购Vantis（原AMD子公司），成为第三大可编程逻辑器件供应商。2001年12月收购Agere公司（原Lucent微电子部）的FPGA部门。主要产品有ispLSI2000/5000/8000，MACH4/5。

　　（4）ACTEL 反熔丝（一次性烧写）PLD的领导得，由于反熔丝PLD抗辐射、耐高低温、功耗低、速度快，所以在军品和宇航级上有较大优势。ALTERA和XILINX则一般不涉足军品和宇航级市场。

　　（5）QuicklogicPLD/FPGA公司，以一次性反熔丝工艺为主，在中国地区销售量不大。

　　（6）Lucent 主要特点是有不少用于通讯领域的专用IP核，但PLD/FPGA不是Lucent的主要业务，在中国地区使用的人很少。

　　（7）ATMEL 中小规模PLD做得不错。ATMEL也做了一些与Altera和Xilinx兼容的片子，但在品质上与原厂家还是有一些差距，在高可*性产品中使用较少，多用在低端产品上。

　　（8）Clear Logic 生产与一些着名PLD/FPGA大公司兼容的芯片，这种芯片可将用户的设计一次性固化，不可编程，批量生产时的成本较低。

　　（9）WSI 生产PSD（单片机可编程外围芯片）产品。这是一种特殊的PLD，如的PSD8xx、PSD9xx集成了PLD、EPROM、Flash，并支持ISP（在线编程），集成度高，主要用于配合单片机工作。

　　PLD（可编程逻辑器件）是一种可以完全替代74系列及GAL、PLA的新型电路 ，只要有数字电路基础，会使用计算机，就可以进行PLD的开发。PLD的在线编程能力和强大的开发软件，使工程师可以在几天，甚至几分钟内就可完成以往几周才能完成的工作，并可将数百万门的复杂设计集成在一颗 芯片内。PLD技术在发达国家已成为电子工程师必备的技术。

　　5、其它EDA软件

　　（1）VHDL语言 超高速集成电路硬件描述语言（VHSIC Hardware Deseription Languagt，简称VHDL），是IEEE的一项标准设计语言。它源于美国国防部提出的超高速集成电路（Very High Speed Integrated Circuit，简称VHSIC）计划，是ASIC设计和PLD设计的一种主要输入工具。

　　（2）Veriolg HDL 是Verilog公司推出的硬件描述语言，在ASIC设计方面与VHDL语言平分秋色。

　　（3）其它EDA软件如专门用于微波电路设计和电力载波工具、PCB制作和工艺流程控制等领域的工具，在此就不作介绍了。

软件互相转换

　　由于EDA软件众多，大家不可能对每个软件都是很熟悉的，这样如果有不同的原文件过来，我们要会转换成自己最熟悉的一种来进行。以下是我使用的几种方法，希望大家都提宝贵意见!

　　就我所知的主要有以下几种搭配方法：1、ORCAD和PowerPCB的组合;2、ORCAD和PROTEL;3POWERLOGIC和POWERPCB的组合，4、PROTEL自身的组合;还有就是我们从GERBOR文件中提取出一些有用的东西，如边框，结构等。

　　其中他们之间的转换有的是需要软件来支持，有的不需要能过的自身文件格式的转换就可以实现了。

　　一、PCB之间的转换：

　　1、POWERPCB到PRTEL的转换;(PADS2005和PROTEL99SE中实现)

　　这个转换通过软件自身就可以实现，不需要其它第三方软件;在POWERPCB中，导出低版本的ASC文件，大概是3.0左右吧，然后在PROTEL99SE中导入就可以了，他们之间的转换是不要软件，转换效果是相当不错的。

　　2、PROTEL到POWERPCB的转换

　　这个转换是要软件来实现的，PADS2005的安装后就自带了这个软件，所以再此也不详解了!详见下图：

　　PCB我主要是在这两个之间转换。其它的就没有使用过了!

　　二、原理图之间的转换：

　　1、ORCAD到POWERLOGIC，这个是很简单的，新版的PADS2005SP3就可以直接打开ORCAD的文件，所以不需要什么软件，当然这是很方便的，效果也是相当好的!如果不是PADS2005SP2可以用以下软件可以转换：

　　2、POWERLOGIC到ORCAD，需要第三方软件，而且是相当烦的，而且效果也不是太好!

　　就是这个软件，操作起来，先要在POWERLOGIC，转化为TXT导出去，而且要版本低，具体的说是POWERLOGIC4。0,这样才可以。用上面的软件可以打开，然后转化成原理图，然后就是另存为DSN文件，用ORCAD打开就可以了!(用PADS2005不是SP2,转化TXT文件转出，注意转的时候要选择PADS2004这样就可以了，且生成的文件不能放在桌面上。用PADS2005SP2转化不成功!)

系统扩展思路介绍

　　1）本系统基本达到作为数字密码锁的绝大部分功能，但还有许多不足或需完善的地方。比如说采用3×4的通用机械键盘受到键盘数量的限制，在很大的程度上限制了其功能的扩展。若在系统中加入语音提示模块，在按下按键的同时给出语音提示，开启或是关闭密码锁的同时给出语音提示，将会使该系统显得更加人性化，更加接近成为一个成熟的产品。

　　（2）设计外围电路：系统用方波信号源，直流工作电源。

　　（3）若为毕业设计，可要求设计调试程序、外围电路等，还可要求设计制作整个系统，包括PCB的制作。

设计技巧分析介绍

　　（1）密码锁输入电路KEYB 0ARD.VHD中对各种分频信号/信号序列的设计有独到之处。该设计中，利用一个自由计数器来产生各种需要的频率，也就是先建立一个N位计数器，N的大小根据电路的需求决定。N的值越大，电路可以除频的次数就越多，这样就可以获得更大的频率变化，以便提供多种不同频率的时钟信号。若输入时钟为CLK，N位计数器的输出为Q[N-1，0]，则Q（0）为CLK的2分频脉冲信号，Q（1）为CLK的4分频脉冲信号，Q（2）为CLK的8分频脉冲信号，……Q（N-1）为CLK的2N分频脉冲信号；Q（5 DOWNT04）取得的是一个脉冲波形序列，其值是依00-01-10-11-00-01周期性变化的，其变化频率为CLK的25分频，也就是32分频。我们利用以上规律即可得到各种我们所需要频率的信号或信号序列。

　　（2）键盘输入去抖电路的设计程序DEBOUNCING.VHD在实际系统的开发中有较好的参考价值。

　　（3）密码锁控制电路CTRL，VHD中对于数据的更新及移位方法比较好。程序中使用语句“ACC <=ACC（11 DOWNT0 0）＆DATA[_]N”非常简洁地同时实现了ACC中的低4位用DATA[_]N进行更新，而高12位用ACC中的原来的低12位左移而来的处理。

　　（4）在密码锁输入电路等模块的程序的设计和仿真中，为了便于观察一些中间结果，在程序中增加了一些观测输出点。这一设计技巧，对于较大的程序或多进程程序的设计非常重要。同时在仿真时，为了便于观测全局结果，降低了分频常数。同理，在进行程序仿真时，对于程序中数目较大的分频/计数/计时常数的修改是非常必要的。

技术的发展与应用

　　１　前言

　　人类社会已进入到高度发达的信息化社会，信息社会的发展离不开电子产品的进步。现代电子产品在性能提高、复杂度增大的同时，价格却一直呈下降趋势，而且产品更新换代的步伐也越来越快，实现这种进步的主要因素是生产制造技术和电子设计技术的发展。前者以微细加工技术为代表，目前已进展到深亚微米阶段，可以在几平方厘米的芯片上集成数千万个晶体管。后者的核心就是ＥＤＡ技术，ＥＤＡ是指以计算机为工作平台，融合应用电子技术、计算机技术、智能化技术成果而研制成的电子ＣＡＤ通用软件包，主要能辅助进行三方面的设计工作：ＩＣ设计，电子电路设计，ＰＣＢ设计。没有ＥＤＡ技术的支持，想要完成上述超大规模集成电路的设计制造是不可想象的，反过来，生产制造技术的不断进步又必将对ＥＤＡ技术提出新的要求。

　　２　ＥＤＡ技术的发展

　　回顾近３０年电子设计技术的发展历程，可将ＥＤＡ技术分为三个阶段。

　　七十年代为ＣＡＤ阶段，人们开始用计算机辅助进行ＩＣ版图编辑、ＰＣＢ布局布线，取代了手工操作，产生了计算机辅助设计的概念。

　　八十年代为ＣＡＥ阶段，与ＣＡＤ相比，除了纯粹的图形绘制功能外，又增加了电路功能设计和结构设计，并且通过电气连接网络表将两者结合在一起，实现了工程设计，这就是计算机辅助工程的概念。ＣＡＥ的主要功能是：原理图输入，逻辑仿真，电路分析，自动布局布线，ＰＣＢ后分析。

　　九十年代为ＥＳＤＡ阶段，尽管ＣＡＤ／ＣＡＥ技术取得了巨大的成功，但并没有把人从繁重的设计工作中彻底解放出来。在整个设计过程中，自动化和智能化程度还不高，各种ＥＤＡ软件界面千差万别，学习使用困难，并且互不兼容，直接影响到设计环节间的衔接。基于以上不足，人们开始追求：贯彻整个设计过程的自动化，这就是ＥＳＤＡ即电子系统设计自动化。

　　３　ＥＳＤＡ技术的基本特征

　　ＥＳＤＡ代表了当今电子设计技术的发展方向，它的基本特征是：设计人员按照“自顶向下”的设计方法，对整个系统进行方案设计和功能划分，系统的关键电路用一片或几片专用集成电路（ＡＳＩＣ）实现，然后采用硬件描述语言（ＨＤＬ）完成系统行为级设计，通过综合器和适配器生成最终的目标器件。这样的设计方法被称为高层次的电子设计方法，具体流程参见４．２节。下面介绍与ＥＳＤＡ基本特征有关的几个概念。

　　３．１　“自顶向下”的设计方法

　　１０年前，电子设计的基本思路还是选择标准集成电路“自底向上”（Ｂｏｔｔｏｍ–Ｕｐ）的构造出一个新的系统，这样的设计方法就如同一砖一瓦建造金字塔，不仅效率低、成本高而且容易出错。

　　高层次设计给我们提供了一种“自顶向下”（Ｔｏｐ–Ｄｏｗｎ）的全新设计方法，这种设计方法首先从系统设计入手，在顶层进行功能方框图的划分和结构设计。在方框图一级进行仿真、纠错，并用硬件描述语言对高层次的系统行为进行描述，在系统一级进行验证。然后用综合优化工具生成具体门电路的网表，其对应的物理实现级可以是印刷电路板或专用集成电路。由于设计的主要仿真和调试过程是在高层次上完成的，这一方面有利于早期发现结构设计上的错误，避免设计工作的浪费，同时也减少了逻辑功能仿真的工作量，提高了设计的一次成功率。

　　３．２　ＡＳＩＣ设计

　　现代电子产品的复杂度日益加深，一个电子系统可能由数万个中小规模集成电路构成，这就带来了体积大、功耗大、可靠性差的问题，解决这一问题的有效方法就是采用ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ　Ｓｐｅｃｉｆｉｃ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔｓ）芯片进行设计。ＡＳＩＣ按照设计方法的不同可分为：全定制ＡＳＩＣ，半定制ＡＳＩＣ，可编程ＡＳＩＣ（也称为可编程逻辑器件）。

　　设计全定制ＡＳＩＣ芯片时，设计师要定义芯片上所有晶体管的几何图形和工艺规则，将设计结果交由ＩＣ厂家掩膜制造完成。优点是：芯片可以获得的性能，即面积利用率高、速度快、功耗低。缺点是：开发周期长，费用高，只适合大批量产品开发。

　　半定制ＡＳＩＣ芯片的版图设计方法有所不同，分为门阵列设计法和标准单元设计法，这两种方法都是约束性的设计方法，其主要目的就是简化设计，以牺牲芯片性能为代价来缩短开发时间。

　　可编程逻辑芯片与上述掩膜ＡＳＩＣ的不同之处在于：设计人员完成版图设计后，在实验室内就可以烧制出自己的芯片，无须ＩＣ厂家的参与，大大缩短了开发周期。

　　可编程逻辑器件自七十年代以来，经历了ＰＡＬ、ＧＡＬ、ＣＰＬＤ、ＦＰＧＡ几个发展阶段，其中ＣＰＬＤ／ＦＰＧＡ属高密度可编程逻辑器件，目前集成度已高达２００万门／片，它将掩膜ＡＳＩＣ集成度高的优点和可编程逻辑器件设计生产方便的特点结合在一起，特别适合于样品研制或小批量产品开发，使产品能以最快的速度上市，而当市场扩大时，它可以很容易的转由掩膜ＡＳＩＣ实现，因此开发风险也大为降低。

　　上述ＡＳＩＣ芯片，尤其是ＣＰＬＤ／ＦＰＧＡ器件，已成为现代高层次电子设计方法的实现载体。

　　３．３　硬件描述语言

　　硬件描述语言（ＨＤＬ—Ｈａｒｄｗａｒｅ　Ｄｅｓｃｒｉｐｔｉｏｎ　Ｌａｎｇｕａｇｅ）是一种用于设计硬件电子系统的计算机语言，它用软件编程的方式来描述电子系统的逻辑功能、电路结构和连接形式，与传统的门级描述方式相比，它更适合大规模系统的设计。例如一个３２位的加法器，利用图形输入软件需要输入５００至１０００个门，而利用ＶＨＤＬ语言只需要书写一行Ａ＝Ｂ＋Ｃ即可，而且ＶＨＤＬ语言可读性强，易于修改和发现错误。早期的硬件描述语言，如ＡＢＥＬ–ＨＤＬ、ＡＨＤＬ，由不同的ＥＤＡ厂商开发，互不兼容，而且不支持多层次设计，层次间翻译工作要由人工完成。为了克服以上不足，１９８５年美国国防部正式推出了ＶＨＤＬ（Ｖｅｒｙ　Ｈｉｇｈ　Ｓｐｅｅｄ　ＩＣ　Ｈａｒｄｗａｒｅ　Ｄｅｓｃｒｉｐｔｉｏｎ　Ｌａｎｇｕａｇｅ）语言，１９８７年ＩＥＥＥ采纳ＶＨＤＬ为硬件描述语言标准（ＩＥＥＥ　ＳＴＤ－１０７６）。

　　ＶＨＤＬ是一种全方位的硬件描述语言，包括系统行为级、寄存器传输级和逻辑门级多个设计层次，支持结构、数据流、行为三种描述形式的混合描述，因此ＶＨＤＬ几乎覆盖了以往各种硬件描述语言的功能，整个自顶向下或自底向上的电路设计过程都可以用ＶＨＤＬ来完成。ＶＨＤＬ还具有以下优点：

　　（１）ＶＨＤＬ的宽范围描述能力使它成为高层次设计的核心，将设计人员的工作重心提高到了系统功能的实现与调试，而化较少的精力于物理实现。

　　（２）ＶＨＤＬ可以用简洁明确的代码描述来进行复杂控制逻辑的设计，灵活且方便，而且也便于设计结果的交流、保存和重用。

　　（３）ＶＨＤＬ的设计不依赖于特定的器件，方便了工艺的转换。

　　（４）ＶＨＤＬ是一个标准语言，为众多的ＥＤＡ厂商支持，因此移植性好。

　　３．４　系统框架结构

　　ＥＤＡ系统框架结构（Ｆｒａｍｅｗｏｒｋ）是一套配置和使用ＥＤＡ软件包的规范，目前主要的ＥＤＡ系统都建立了框架结构，如Ｃａｄｅｎｃｅ公司的Ｄｅｓｉｇｎ　Ｆｒａｍｅｗｏｒｋ，Ｍｅｎｔｏｒ公司的Ｆａｌｃｏｎ　Ｆｒａｍｅｗｏｒｋ，而且这些框架结构都遵守国际ＣＦＩ组织（ＣＡＤ　Ｆｒａｍｅｗｏｒｋ　Ｉｎｉｔｉａｔｉｖｅ）制定的统一技术标准。Ｆｒａｍｅｗｏｒｋ能将来自不同ＥＤＡ厂商的工具软件进行优化组合，集成在一个易于管理的统一的环境之下，而且还支持任务之间、设计师之间以及整个产品开发过程中信息的传输与共享，是并行工程和Ｔｏｐ–Ｄｏｗｎ设计方法的实现基础。

　　４　ＥＤＡ技术的基本设计方法

　　ＥＤＡ技术的每一次进步，都引起了设计层次上的一个飞跃，可以用图１说明

　　图１　ＥＤＡ技术设计层次的变化

　　物理级设计主要指ＩＣ版图设计，一般由半导体厂家完成，对电子工程师没有太大的意义，因此本文重点介绍电路级设计和系统级设计。

　　４．１　电路级设计

　　电路级设计工作流程如图２所示，电子工程师接受系统设计任务后，首先确定设计方案，同时要选择能实现该方案的合适元器件，然后根据具体的元器件设计电路原理图。接着进行次仿真，包括数字电路的逻辑模拟、故障分析，模拟电路的交直流分析、瞬态分析。系统在进行仿真时，必须要有元件模型库的支持，计算机上模拟的输入输出波形代替了实际电路调试中的信号源和示波器。这一次仿真主要是检验设计方案在功能方面的正确性。

　　仿真通过后，根据原理图产生的电气连接网络表进行ＰＣＢ板的自动布局布线。在制作ＰＣＢ板之前还可以进行后分析，包括热分析、噪声及窜扰分析、电磁兼容分析、可靠性分析等，并且可以将分析后的结果参数反标回电路图，进行第二次仿真，也称为后仿真，这一次仿真主要是检验ＰＣＢ板在实际工作环境中的可行性。

　　由此可见，电路级的ＥＤＡ技术使电子工程师在实际的电子系统产生前，就可以全面的了解系统的功能特性核物理特性，从而将开发风险消灭在设计阶段，缩短了开发时间，降低了开发成本。

　　图２　电路级设计工作流程

　　图３　系统级设计工作流程

　　４．２　系统级设计

　　进入９０年代以来，电子信息类产品的开发明显出现两个特点：一是产品的复杂程度加深；二是产品的上市时限紧迫，然而电路级设计本质上是基于门级描述的单层次设计，设计的所有工作（包括设计输入，仿真和分析，设计修改等）都是在基本逻辑门这一层次上进行的，显然这种设计方法不能适应新的形势，为此引入了一种高层次的电子设计方法，也称为系统级的设计方法。

　　高层次设计是一种“概念驱动式”设计，设计人员无须通过门级原理图描述电路，而是针对设计目标进行功能描述，由于摆脱了电路细节的束缚，设计人员可以把精力集中于创造性的方案与概念构思上，一旦这些概念构思以高层次描述的形式输入计算机后，ＥＤＡ系统就能以规则驱动的方式自动完成整个设计。这样，新的概念得以迅速有效的成为产品，大大缩短了产品的研制周期。不仅如此，高层次设计只是定义系统的行为特性，可以不涉及实现工艺，在厂家综合库的支持下，利用综合优化工具可以将高层次描述转换成针对某种工艺优化的网表，工艺转化变得轻松容易。具体的设计流程见图３。

　　高层次设计步骤如下：

　　步：

　　按照“自顶向下”的设计方法进行系统划分。

　　第二步：

　　输入ＶＨＤＬ代码，这是高层次设计中最为普遍的输入方式。此外，还可以采用图形输入方式（框图，状态图等），这种输入方式具有直观、容易理解的优点。

　　第三步：

　　将以上的设计输入编译成标准的ＶＨＤＬ文件。对于大型设计，还要进行代码级的功能仿真，主要是检验系统功能设计的正确性，因为对于大型设计，综合、适配要花费数小时，在综合前对源代码仿真，就可以大大减少设计重复的次数和时间，一般情况下，可略去这一仿真步骤。

　　第四步：

　　利用综合器对ＶＨＤＬ源代码进行综合优化处理，生成门级描述的网表文件，这是将高层次描述转化硬件电路的关键步骤。综合优化是针对ＡＳＩＣ芯片供应商的某一产品系列进行的，所以综合的过程要在相应的厂家综合库支持下才能完成。综合后，可利用产生的网表文件进行适配前的时序仿真，仿真过程不涉及具体器件的硬件特性，是较为粗略的，一般设计，这一仿真步骤也可略去。

　　第五步：

　　利用适配器将综合后的网表文件针对某一具体的目标器件进行逻辑映射操作，包括底层器件配置、逻辑分割、逻辑优化、布局布线。适配完成后，产生多项设计结果：①适配报告，包括芯片内部资源利用情况，设计的布尔方程描述情况等；②适配后的仿真模型；③器件编程文件。根据适配后的仿真模型，可以进行适配后的时序仿真，因为已经得到器件的实际硬件特性（如时延特性），所以仿真结果能比较精确的预期未来芯片的实际性能。如果仿真结果达不到设计要求，就需要修改ＶＨＤＬ源代码或选择不同速度品质的器件，直至满足设计要求。

　　第六步：

　　将适配器产生的器件编程文件通过编程器或下载电缆载入到目标芯片ＦＰＧＡ或ＣＰＬＤ中。如果是大批量产品开发，通过更换相应的厂家综合库，可以很容易转由ＡＳＩＣ形式实现。

　　５．　结束语

　　ＥＤＡ技术是电子设计领域的一场革命，目前正处于高速发展阶段，每年都有新的ＥＤＡ工具问世，然而，我国ＥＤＡ技术的应用水平长期落后于发达国家。因此，广大电子工程人员要尽早掌握这一先进技术，这不仅是提高设计效率的需要，更是我国电子工业在世界市场上生存、竟争与发展的需要。