中文资料：373为三态输出的八 D 透明锁存器，共有 54/74S373 和 54/74LS373 两种线路。
结构型式，其主要电器特性的典型值如下(不同厂家具体值有差别):
型号 tPd PD
54S373/74S373 7ns 525mW
54LS373/74LS373 17ns 120mW
373 的输出端 O0~O7 可直接与总线相连。
当三态允许控制端 OE 为低电平时，O0~O7 为正常逻辑状态，可用
74HC373
74HC373
来驱动负载或总线。
当 OE 为高电平时，O0~O7 呈高阻态，即不驱动总线，也不为总线的负载，但
锁存器内部的逻辑操作不受影响。
当锁存允许端 LE 为高电平时，O 随数据 D 而变。当 LE 为低电平时，O 被锁存在已建立的数据电平。
当 LE 端施密特触发器的输入滞后作用，使交流和直流噪声抗扰度被改善 400mV。
74HC373
74HC373
管脚说明：
|
1 |
OE |
3-state output enable input (active LOW) |
|
2, 5, 6, 9, 12, 15, 16, 19 |
Q0 to Q7 |
3-state latch outputs |
|
3, 4, 7, 8, 13, 14, 17, 18 |
D0 to D7 |
data inputs |
|
10 |
GND |
ground (0 V) |
|
11 |
LE |
latch enable input (active HIGH) |
|
20 |
VCC |
positive supply voltage |
|
—— |
—— |
—— |
