EDJ1116D*G-GN-F ELPIDA DDR3 1G 64*16原装 *十

EDJ1116D*G-GN-F  ELPIDA DDR3 1G 64*16原装正品 *十

 华英半导体*一级渠道 原装正品  邵先生/

• 双数据速率的架构;两个每个时钟周期的数*输
• 由8位预取流水线架构实现*数*输
• 双向差分数据选通（DQS和/ DQS的）捕获数据的数*输/接收接收
• DQS是边缘对齐，读取数据，写入数据centeraligned
• 差分时钟输入（CK和介绍/ CK）
• DLL赞同对照转换DQ和DQS的过渡
• 命令输入每个正CK边缘;引用数据和数据屏蔽DQS的两个边缘
• 写入数据的数据屏蔽（DM）
• 由可编程添加剂延迟/中科院更好的指令和数据总线效率
• 晶片上终端（ODT）
  -同步信号质量更好的ODT 
  -动态的ODT 
  -异步的ODT
• 多用途寄存器（MPR）的预定义模式的读出
• 朱清时校准的DQ驱动和ODT
• / R*ET引脚电序列和复位功能
• SRT的范围：
  -普通/扩展
• 可编程输出驱动器阻*控制