K9G8G08U0A-PCB0 内存

根据我们掌握的情况，“这套灵活且性能出色的内存设计架构能够提供一套对等互连体系，从而轻松在访问大规模数据的同时降低使用成本，同时避免如今广泛存在的各类瓶颈。”这应该能够通过使用存储级内存及新的编程与架构设计思路以进一步将存储访问距离缩减至内存访问距离，从而实现显著的速度提升。 内存语义结构将全部通信作为内存操作加以处理，具体包括加载/存储、put/get以及处理器所经常使用的原子性操作。内存语义能够将由CPU指向寄存器存储的负载命令延迟优化至次微秒级别。这与需要配合复杂、代码密集型软件堆栈实现管理的块存储访问机制完全不同。

该联盟同时发布公告指出：“低延迟存储级内存的兴起以及对机架规模资源的需要，意味着必须推出一套新的数据访问方案。”

作为基础思路，内存层如今正变得越来越重要，而机架规模的可组合性在实现当中需要配合高带宽、低延迟结构，同时保证能够在无需对操作系统进行修改或调整的前提下无缝接入现有生态系统。

该联盟目前已经公布了Gen-Z互连方案的几项基本特性：

经由基于内存语义且经过简化的接口实现高传输带宽与低延迟水平，其传输带宽的扩展能力可在数十GB每秒到数百GB每秒之间，而加载到使用内存延迟则低于100纳秒。