XILINX 嵌入式 - CPLD XC9536XL-7CSG48I

XILINX 嵌入式 - CPLD XC9536XL-7CSG48I

XC9536XL-7CSG48I特征

•5 ns引脚到引脚的逻辑延迟

•系统频率达178兆赫

••••••36个宏单元和800 usable盖茨

•可用到的小包裹的足迹

44引脚PLCC（34用户的I / O引脚）

44引脚（34 vqfp用户的I / O引脚）

48引脚CSP（36用户的I / O引脚）

64引脚（36 vqfp用户的I / O引脚）

铅无可用的所有的包

•改进为高性能3.3V系统

低功率运行

5V的宽容的I / O引脚，接5V，3.3V和2.5V，

信号

- 3.3V或2.5V输出能力

先进的CMOS 0.35微米特征尺寸

固定flash™科技

•先进的系统特征

在系统可编程

-上销与自锁和路由

固定connect™II开关矩阵

超宽54输入功能块

上至90制品的术语与每个宏单元

单品项分配

局部与全局反演三点和一个

产品长期时钟

个体ENABLE引脚输出一输出

我对所有的用户输入hysteresis引脚和边界扫描

输入

总线保持circuitry所有在线用户PIN输入

满的IEEE标准的边界扫描1149.1（JTAG）

•并发编程

•摆率控制在单输出

•增强数据安全特征

•优秀的质量与可靠性

你的耐力项目/ erase超10000

周期

20年的数据保留

超2000V的ESD保护

•引脚兼容与5V的核装置的xc9536

44引脚PLCC封装和CSP封装，48引脚

警告：编程的温度范围

把= 0°C到＋70°C

XC9536XL-7CSG48I描述

《xc9536xl是一个3.3V的CPLD实现有针对性的对高性能；

低电压应用到通信行业领先的边缘

与计算系统。它是两个comprised

54v18功能块，提供800 usable盖茨与

（5 ns的传播延迟。详见图2为建筑

概述。

XC9536XL-7CSG48I功率估计

可以输入功率dissipation cplds Vary substantially depending

在系统的设计应用和频输出；

装。to help减少功率dissipation，每个宏单元

在一个xc9500xl器件可以configured的低功率

模式（从默认的高性能模式）。此外，

unused产品条款和宏单元是自动

deactivated村的软件对功率的进一步的保护。

一个通用的估计（ICC），也许下面方程

XC9536XL-7CSG48I使用：

国际商会（MA）=（0.175 mchs 0.345 PTH + * +（MCLP）ptlp 0.052 *

0.272）+ + 0.04 * mctog（mchs +×（MCLP）

在：

mchs = #宏单元进入高速配置

PTH =平均数高铁制品的术语

每个宏单元

MCLP = #宏单元进入低功率配置

ptlp =平均数低功率制品的术语，每

宏单元

F =最大时钟频率

mctog = %（平均每toggling触发器的时钟

（12%）