ADSP-21469BBCZ-3，ADI数字式信号处理器

ADSP-21469BBCZ-3，ADI数字式信号处理器

制造商

Analog Devices Inc.

制造商零件编号

ADSP-21469BBCZ-3

描述 IC DSP 32/40BIT 400MHZ 324BGA

ADSP-21469BBCZ-3一般描述

的ADSP - 21467 /处理器ADSP - 21469 sharc®are members

SHARC处理器的SIMD of the family of that特征模拟

超级哈佛结构器件。处理器are the source

的ADSP - 2126x代码兼容，2136x ADSP -，

的ADSP - 2116x DSPs的ADSP - 2137x，and，as well as with First

SHARC处理器生成ADSP-2106X在singleinstruction（SISD，

单数据）模式。这些32位浮点/ 40位

优化的高性能音频处理器are for

applications with their大型单片SRAM，Multiple Internal

公共汽车的消除I / O瓶颈，创新和数字

外围接口（DAI /应用/部）。

的adsp-2137x，adsp-2136x，adsp-2126x，ADSP-21160，

并与第一代ADSP-21161的导，并由

SHARC处理器。的adsp-21467 / adsp-21469处理器

分享建筑特色- 2126x，adsp-2136x，

adsp-2137x，和ADSP - 2116x SHARC处理器的SIMD为

如图2所示，并在以下部分详述。

SIMD计算引擎

处理器包含两个计算处理。

作为单个指令、多个数据操作的元素

（SIMD）引擎。该处理单元被称为PEX

沛，每个包含一个ALU，乘法器，移位器，和

登记文件。PEX始终活跃，沛可启用

在模型设定登记PEYEN模式位。当这

模式已启用，在两个处理中都执行相同的指令。

元素，但每个处理元素都运行在

不同的数据。这种架构在执行数学方面很有效。

ADSP-21469BBCZ-3密集dsp算法。

输入SIMD模式也会影响数据传输的方式。

在内存和处理元素之间。当

SIMD模式，需要两倍的数据带宽来维持。

处理单元中的计算操作。因为

这一要求，输入SIMD模式也加倍带宽。

在内存和处理元素之间。什么时候

使用DAG中的SIMD模式传输数据，两个数据值

在每次访问内存或寄存器文件时传输。

独立并行计算单元

每个处理元素内都有一组计算单元。

计算单元由算术/逻辑单元组成。

（ALU）、乘法器和移位器。这些单元执行所有操作。

单周期。每个处理过程中的三个单元

元素并行排列，最大限度地计算。

吞吐量.单功能多指令并行执行

运算器和乘法运算。在SIMD模式下，并行

ALU和乘法操作都发生在两个处理元素中。

这些计算单元支持IEEE 32位singleprecision

浮点运算，40位扩展精度浮点，

32位定点数据格式。

ADSP-21469BBCZ-3定时器

能够产生周期性软件中断的核心定时器。

内核定时器可以被配置为使用一个计时器标记3

过期信号。

数据登记文件

每个处理都包含通用数据寄存器文件。

元。寄存器文件之间传输数据。

计算单元和数据总线，以及存储中间

结果.这10个端口，32个寄存器（16个主，16个二级）

注册文件，再加上处理器增强的哈佛

体系结构，允许计算之间无约束的数据流

单位和内部存储器。在PEX的寄存器

被称为r0-r15和佩如s0-s15。

上下文切换

处理器的许多寄存器都有二次寄存器。

可以在中断服务中为快速上下文激活

开关。数据在寄存器文件中注册，即DAG寄存器，

乘数结果寄存器都有二次寄存器。

主寄存器在重置时是活动的，而次级寄存器是活动的。

寄存器由模式控制寄存器中的控制位激活。

ADSP-21469BBCZ-3通用寄存器

这些寄存器可用于一般用途的任务。这个

（4）ustat寄存器允许容易位操作（设置，明确，

所有系统寄存器（控制/状态）的切换、测试、异或）

核心。

数据总线交换寄存器（PX）允许传递数据。

在64位PM数据总线和64位DM数据总线之间，或

在40位寄存器文件和PM / DM数据总线之间。

这些寄存器包含处理数据宽度的硬件。

差异。

指令的单周期取取和四个操作数

处理器具有增强的哈佛体系结构。

数据存储器（DM）总线传输数据和程序

内存（PM）总线传输指令和数据

（参见图2）。它的独立程序和数据存储器

总线和片上指令高速缓存，处理器可以同时进行。

获取四个操作数（每个数据总线上的两个）和一个

指令（从缓存中），都在一个周期中。

ADSP-21469BBCZ-3指令高速缓存

处理器包含一个片上指令缓存。

允许三总线操作获取指令和四

数据值。缓存只有选择性的指令。

获取与PM总线数据访问冲突的缓存。这

缓存允许核心、循环操作的全速执行

例如数字滤波器乘法累加和蝶形FFT。

处理.

具有零开销硬件的数据地址发生器

支持循环缓冲区

这两个数据地址发生器（DAG）是使用

ADSP-21469BBCZ-3特征:

•两处理单元（PEX，佩），包括

运算器、乘法器、移位器和数据寄存器文件

•数据地址发生器（DAG1，dag2）

•具有指令缓存的程序音序器

•带有引脚的一个周期间隔定时器

•PM和DM的公共汽车能支持2×64位数据

每个核心处理器内存和核心之间的传输

周期

•片上SRAM（5 MB）

•芯片掩模可编程ROM（4 MB）

•JTAG测试端口用于仿真和边界扫描。

JTAG通过用户断点提供软件调试。

它允许灵活的异常处理。

第1页的图1还显示了外围时钟域（也包括

被称为I/O处理器），它包含以下内容

特征:

•iod0（外设DMA）和iod1（外部DMA）

32位数据传输总线

•用于核心连接的外围和外部端口总线

•外部端口与AMI和DDR2控制器

•PWM控制的4个单元

1•MTM单元内部存储器传送内部

•数字应用程序接口，包括四精度

时钟发生器（PCG），输入数据端口（IDP）系列

并行互连、S/PDIF接收机/发射机，

四异步采样率转换器，八串行

港口，一个灵活的信号路由单元（傣族SRU）。

•数字外设接口，其中包括两个定时器，一个2—

线接口，一个UART，两个串行外设接口

（SPI），2个精密时钟发生器（PCG）和灵活的

信号路由单元（DPI SRU）