M13S5121632A 存储器

JEDEC标准


z内部流水线双数据速率架构，每个时钟周期两次数据访问


z双向数据选通（DQS）


z片上动态链接库


z差分时钟输入（时钟和时钟）


z DLL将DQ和DQS转换与CLK转换对齐


z-CAS潜伏期：2；2.5; 3.


z突发类型：顺序和交织


z突发长度：2,4,8


z除数据和DM外的所有输入均在系统时钟（CLK）的上升沿进行采样


数据选通（DQS）两侧的z数据I/O转换


z DQS与读取数据边缘对齐；与写入数据对齐的中心


z数据掩码（DM）仅用于写掩码


z VDD，VDDQ=2.5V~2.7V


z自动和自刷新


z 7.8us刷新间隔（64ms刷新周期，8K周期）


z SSTL-2输入/输出接口


z 66针TSOPII封装