英伟达启动 HBM 底层芯片自研计划

　　在人工智能产业迅猛发展的当下，AI 芯片巨头英伟达的一项新计划引发了行业关注，其已启动下一代高带宽内存 HBM 底层芯片的自研工作。
　　HBM 在 AI 时代的重要性不言而喻。它解决了传统 GDDR 的 “内存墙” 问题，采用存算一体的近存计算架构，降低了数据传输的时间与能耗，还通过堆栈技术节省了空间。存储芯片作为人工智能发展的核心，对 AI 大模型进化和 AI 服务器稳定运行起着关键作用。
　　据中国台湾媒体《工商时报》报道，英伟达此次的自研计划目标明确，未来无论选用哪家供应商的 HBM，底层逻辑芯片都将采用自研方案。首款产品预计采用 3nm 制程，最快 2027 年下半年试产。目前 HBM 市场上，SK 海力士、三星、美光等头部供应商的 HBM 搭载基于 DRAM 制程的 Base Die。但进入 HBM4 阶段，传输速率提升到 10Gbps 以上，Base Die 需采用先进逻辑制程，生产依赖台积电等晶圆代工厂。虽然当前供应链主导权在 SK 海力士等 DRAM 厂商手中，但他们也打算导入晶圆代工等级的逻辑制程 Base Die 以提升产品性能与能耗比。
　　市场人士指出，存储器厂商在复杂的 Logic Base Die IP 与 ASIC 设计能力方面存在短板。若 HBM 整合 UCIe 接口与 GPU、CPU 连结，Logic Base Die 设计难度将大幅增加。因此，英伟达自研 HBM4 所需的 Logic Base Die，被视为抢攻 ASIC 市场的策略，其希望借助 NVLink Fusion 开放架构平台，为客户提供更多模块化选择，强化对生态系的掌控。
　　与此同时，SK 海力士也在积极巩固其在 AI 存储器市场的领导地位。其已向主要客户提供新一代 12 层堆叠的 HBM4 样品，结合先进的 MR - MUF 封装技术，容量达 36GB，带宽每秒突破 2TB，较前一代 HBM3E 带宽提升超 60%。
　　不过，市场对于英伟达自研 HBM Base Die 这一举措看法不一。此前，很多客户为避免受制于英伟达高昂的 GPU 成本，推动了面向 AI 的 ASIC 加速器市场发展。若客户采用英伟达的 AI 解决方案，将加大对其依赖，所以这一举措未必能获得业者青睐，甚至可能改变 ASIC 的发展态势，整体情况有待进一步观察。
　　另外，韩国 SK 海力士公司高管对人工智能特殊形式存储芯片市场前景乐观，预计未来 10 年将以每年 30% 的速度增长至 2030 年。尽管该领域存在价格压力，但 SK 海力士认为云计算公司的 AI 投资支出未来可能上调，将对 HBM 市场产生积极影响。早在 7 月 24 日，SK 海力士财报电话会议就强调了未来 HBM 需求的确定性，随着 AI 模型扩展和各国积极投资，中长期需求增长动力充足。