三星下一代 DRAM 良率升至 50 - 70%，竞争优势凸显

　　据 Sedaily 报道，三星在 1c DRAM 领域取得了显著突破，其第六代 10 纳米级 DRAM（1c DRAM）晶圆测试良率已提升至 50% - 70%，相较于去年不足 30% 的水平有了大幅提高。这一进展对于三星而言意义重大，该公司希望借此扭转在 HBM4 时代的颓势。与 SK 海力士和美光坚持使用更为成熟的 HBM4 1b DRAM 不同，三星大胆押注下一代 1c DRAM。随着良率的稳步提升，三星计划在其华城和平泽工厂提高 1c DRAM 的产量，投资预计将于年底开始。鉴于 DRAM 作为高带宽内存（HBM）核心组件的重要作用，这一进展也预示着三星的 HBM4 量产计划将在今年晚些时候启动。不过，TrendForce 指出，产品周期尚未开始，验证仍处于非常早期的阶段，情况值得持续监控。
　　从技术演进的角度来看，1c DRAM 代表着三星在半导体制造领域的重大技术革新。该制程采用创新型原子层沉积（ALD）技术，将晶体管间距成功缩减至 16 纳米级别，使得相较前代 1b 制程的能效比提升达 23%。更为关键的是，三星选择将 1c DRAM 直接应用于 HBM4 堆叠架构，与竞争对手普遍采用的 1b DRAM 方案形成差异。这种技术代差策略若能成功实施，可使三星 HBM4 产品在带宽密度上实现 35% 的性能跃升。
　　在产能布局方面，三星采取了双轨并行的投资策略。平泽 P4 园区已完成首条月产能 3 万片晶圆的示范产线建设，目前正进行二期扩产工程招标，预计追加投资后将形成每月 4 万片的稳定产出。与此同时，华城厂区的产线改造工程已进入设备调试阶段，原用于 1z DRAM 生产的 17 号线通过极紫外光刻（EUV）技术升级，转型为 1c DRAM 专用生产线。这种多点布局有效分散了技术风险，确保 2024 年 HBM4 量产时具备至少每月 12 万片的综合产能。
　　从产业竞争视角分析，三星的激进投资折射出其在存储芯片市场的战略布局。当前 HBM3 市场由 SK 海力士占据 62% 份额，美光则通过 1β 制程在 DDR5 领域保持竞争优势。三星选择在更先进的 1c 节点直接量产 HBM4，既可规避现有专利壁垒，又能建立技术代际优势。据半导体行业协会（SIA）测算，若三星按计划达成量产目标，其 HBM4 生产成本将较竞争对手低 18%，产品毛利率有望突破 45%。市场观察人士指出，三星此次产能扩张恰逢存储芯片周期回暖的关键节点。随着人工智能服务器和自动驾驶系统对高带宽存储需求的激增，1c DRAM 的量产进度将直接影响三星在价值 280 亿美元的 HBM 市场的竞争地位。业内人士预估，若华城、平泽双基地如期投产，三星有望在 2024 年斩获全球 HBM4 市场 40% 的订单份额。
　　与三星的激进策略不同，SK 海力士在 1c DRAM 的投资上采取了更为谨慎的立场。据韩国媒体 The Bell 报道，SK 海力士计划在 HBM4E 量产后再扩大 1c DRAM 的产量，HBM4E 将以 1c 作为核心芯片。即将于今年下半年量产的 HBM4 将继续采用更为成熟的 1b DRAM 工艺。不过，Sedaily 表示，SK 海力士早在 2024 年 8 月就完成了 1c DRAM 的开发，测试良率令人印象深刻，平均良率超过 80%，最高可达 90%。与前一代 1b 工艺相比，SK 海力士 1c DRAM 生产率提高 30% 以上，将主要用于高性能数据中心，其运行速度为 8Gbps，与前一代相比速度提高了 11%，能效提高了 9% 以上。SK 海力士推迟 1c DRAM 量产线建设的原因在于，包括英伟达在内的主要 AI 半导体公司正在源源不断地涌入 HBM 订单，该公司今年的 HBM 产能已经售罄，明年的产能计划将在今年上半年完成与客户的最终协商。在强劲需求的推动下，TrendForce 预测 2026 年 HBM 总出货量将超过 300 亿千兆位，随着供应商加大产量，HBM4 的市场份额预计将稳步增长，最终在 2026 年下半年超越 HBM3e 成为主流解决方案。