台积电的N2工艺相比Intel的18A有优势

　　鉴于现代设计的 SRAM 密集程度，SRAM 单元尺寸和密度是新制造技术的主要特征。显然，根据ISSCC 2025先期计划，英特尔18A制造工艺（1.8nm级）的SRAM密度远低于台积电N2（2nm级），更接近台积电N3  。不过，与 N2 相比，英特尔 18A 还具有其他主要优势。
　　英特尔的 18A 制造工艺具有 0.021 m^2 的高密度 SRAM 位单元尺寸（因此实现了约 31.8 Mb/mm^2 的 SRAM 密度），与 Intel 4 中为0.024 m^2 ，但与TSMC 的 N3E 和 N5 提供的 一致 。相比之下，台积电的 N2 制造技术 将 HD SRAM 位单元尺寸缩小至 0.0175 ?m^2 左右，从而使 SRAM 密度达到 38 Mb/mm^2。
　　18A 和 N2 都依赖于环栅 (GAA) 晶体管，但与英特尔不同的是，与依赖 FinFET 晶体管的上一代技术相比，台积电已经成功地大幅缩小了高密度 SRAM 位单元尺寸。应该注意的是，除了 SRAM 位单元大小之外，SRAM 的一个关键特性是其功耗，我们并不真正知道 18A 和 N2 在这个指标上如何相互比较。
　　说到英特尔的 18A，该节点比其前辈有两大优势：GAA 晶体管和背面供电网络 (BSPDN)。 BSPDN 不仅有望改善晶体管的功率传输，从而提高某些设计的性能效率，而且还使设计人员能够缩小晶体管的尺寸，从而提高逻辑密度。
　　尽管现代芯片设计使用大量 SRAM，并且其密度对于节点到节点扩展至关重要，但逻辑密度比 HDC SRAM 密度更重要。目前，我们无法比较英特尔 18A 和台积电 N2 的这一指标。此外，逻辑密度很难估计，因为每种工艺技术都具有高密度、高性能和低功耗库，这些库通常在单个设计中混合和匹配。至于抽象处理器的逻辑密度，英特尔和台积电尚未透露。