模拟设计，迎来巨变

　　通过协同设计异构集成，协同设计不再只是模拟和数字。它还包括封装、互连和数据移动。这似乎正在给模拟设计带来影响。Synopsys 产品管理执行总监 Hany Elhak也表示，模拟和数字仍然是关键因素——数字布局布线和模拟布局相互沟通。但你还需要将其扩展到封装和中介层。
　　“这就是为什么灵活性是所有工作流程的关键。”Keysight产品经理 Cedric Pujol强调。他进一步指出，但除此之外，我们还在与新一代工程师打交道，他们接受过 Python 和其他语言的培训，可能对传统流程了解得较少，他们希望将自己的 Python 知识带入芯片设计。一些客户告诉我们，“我们有 100 名 EDA 工程师可以制定流程，你需要融入其中，这样我们才能进行优化。”Cedric Pujol说。在他看来，作为 EDA 供应商，需要提供灵活性，以便能够融入开发者的工作流程。他们希望拥有它。他们将依靠我们的优化器完成大约 80% 的工作。但对于一些关键问题，他们希望利用他们的知识，因为他们知道他们可以有所作为——减少热量、降低功耗——他们不想让其他人拥有这些。
　　西门子 EDA定制 IC 验证首席产品经理 Pradeep Thiagarajan则强调，关于这个方面，我们还有一个更大的依赖关系我们还没有谈到。
　　Thiagarajan表示，模拟设计师在开发过程中经历了代工厂 PDK 的演变。模拟设计师可能从 v0.5 PDK 开始，他们设计出了完美的功率放大器 — 经过了各个方面的验证，完美无缺 — 然后他们得到了一个 PDK 更新 v0.6 或 v0.7，这个设备发生了一些变化。然后他们下一次模拟时，一切都崩溃了。现在设计公司正试图加速他们的流片。所以他们正在进行早期设计，但这种先进节点的技术即使在 v1.0 中也能改变一些东西，而良率不足的问题会直接影响到你的模拟设计，看起来像是一个模拟故障。生态系统中存在巨大的依赖关系，我不知道如何解决这个问题。
　　对于模拟设计行业，还存在一个现状，那就是过去，模拟设计人员一直拒绝使用 EDA 工具，因为它不一定能为他们带来明显的好处。这会改变现状吗？
　　针对这个问题，Elhak回应道：“是的，非常大。”
　　在他看来，这种转变的一部分发生在传统的模拟公司。我们看到了这种现代化，尽管许多读者会问：“我们在现代化吗”但在模拟领域，这是真的。公司正在从内部模拟器、可靠性分析环境和变异分析工具转向商业 EDA。原因是先进节点带来了新问题，这些传统工具无法处理这些问题——器件模型、变异以及 finFET 和先进节点带来的不同类型的可靠性问题。更新和维护这些工具的成本变得非常高。我亲眼目睹了几次这样的转变。
　　Pujol也认同，自主研发的工具持续了很长时间。十年前，我们在 RF 中看到的大多数问题都涉及提取关键路径。所以我们谈论的是三四个节点和不到 10 个端口。五年前，这个数字激增到 60 个端口，然后是 200 个。现在，我们需要 1,000 多个端口来提取接地。我们还没有谈论真正的高频率——可能是 28 千兆赫。频率将迅速达到 300 千兆赫。在 1 太赫兹时情况会更糟。自主研发的流程无法很好地处理这个问题。您需要依赖具有可追溯性和其他功能的数据库，而这正是困难所在。他们希望他们的优化器基于 Python，但他们仍然依赖 EDA 工具。因此，他们要求很多公司在工具中提供 API，以便能够将自己的东西放入 GUI 中，但他们仍然需要依赖 EDA 工具，因为一切都变化得太快，以至于很难再使用他们的自定义工具。
　　Faisal则认为，说到模拟设计，我们缺少人才。接受培训或刚毕业的新模拟设计师不够多。与此同时，模拟行业只会增长。那么你如何解决这个问题呢？我们世界上没有足够的模拟工程师，甚至没有对成为电气工程师和模拟设计师感兴趣的新人。
　　现在，另一方面，优秀的模拟设计师会进行手工计算，他们知道会发生什么，然后用工具进行验证。你可以在子模块级别做到这一点。你不能在系统级别做到这一点。但在关键模块级别，他们通常知道会发生什么，他们有误差线，然后进行模拟来验证它。因为如果他们做不到这一点，那么你就会得到可能只运行扫描的新工程师，然后他们会反复试验。这在实验室中确实是一种很好的品质，但在设计时，当你不知道自己要去哪里时，反复试验可能会浪费大量的时间和资源。
　　从Elhak的介绍我们得知，基于我们今天看到的变化，模拟芯片设计每个不同阶段的工作量都发生了变化。
　　传统上，模拟设计是在布局前快速完成的。在设计原理图时，我会进行模拟，验证设计是否正确，然后开始布局并提取寄生参数。如果存在一些问题，我会开始修复这些问题，进行更多的全面模拟，然后就完成了。
　　现在，在先进节点中，设计参数与寄生参数处于同一数量级。这不仅仅是寄生参数的数量，随着先进节点的出现，寄生参数的数量激增。这些寄生参数的重要性也是如此。这不仅仅是将结果改变 5% 或 10%。它改变了电路的行为方式。
　　Elhak强调，由于晶体管非常小，设计参数与这些寄生参数处于同一数量级。因此，布局前和布局后模拟之间的差异是巨大的。因此，设计不能以传统方式进行。您必须先完成布局，然后才能验证电路，而这改变了布局的完成方式。必须逐步完成。您需要估计寄生效应。您需要在设计过程中进行验证。传统上，设计速度非常快，然后花费大量时间进行验证。现在情况正在发生变化。设计时间正在增加，验证是在设计过程中进行的。
　　Thiagarajan也指出，布局后（post-layout）必须进行，而且必须进一步加强。
　　对于布局后，必须进行全面的电源接地提取。这是必须的。在这个时代，电路电压才是真正重要的。如果您尝试设计一个 1 伏特的电路电源，并且进行了完美的音高设计和块级完整模拟，然后进入下一个更高的级别，猜猜会发生什么？您的 C4 可能处于完全不同的点。它将获得如此多的 IR 压降，以至于当您看到该电路时，它不会是 1 伏特。因此，一定要对模块进行布局后，但您必须将 EM 和 IR 分析向左移动。通常在设计周期中，人们最终会进行原理图、通过、布局、通过，然后在流片的最后阶段进行 EMIR 分析。因此，您会发现问题，然后进行激烈的竞争。您必须提前在计划中提出 EMIR，以确保电路电压存在，并且不会因为与设计师不拥有的另一个模块的互连而造成混乱。
　　Elhak也认同，这是一个非常好的观点。例如，电源传输网络变得越来越大，因此更难模拟。但不仅仅是这样。正如您所说，它不仅仅是电迁移和 IR 压降问题的根源。它实际上改变了设计的行为方式。这是一个非常大的寄生网络，即使对于电路的功能，您也需要考虑它。因此，这不仅仅是它变得更大，我们需要模拟它更长时间。我们需要比以前更频繁地模拟它。以前它是 sign-off 的东西。“我会做我的电源完整性模拟。那时我需要我的 PDN。”
　　现在，它是设计的一部分，必须由设计进行模拟。如何在存在大型 PDN 的情况下加速传统的瞬态模拟——并且准确地使用设计进行模拟，而不是像通常在 EMIR 中那样采用两步方法——是当今一项关键的技术变革。例如，您可以使用 GPU 来模拟 PDN。所有这些技术都在加速模拟，这不仅仅是因为 PDN 更大。PDN 更大是理所当然的，因为寄生效应的数量和电路本身都更大。但我们必须从头到尾模拟它。
　　Pujol强调，这仍然是布局驱动设计。原理图很不错，但在很多情况下几乎毫无用处。我们过去使用的电压为您提供了裕度，但现在没有那个裕度了。电压正在下降，您需要考虑到这一点。如果您只做原理图，那几乎是死路一条。我们谈到了对优秀模拟设计师的需求。他们需要考虑布局，考虑布局的构造方式。如果您有小原理图，那么您最终得到的东西绝对不会像您拥有的东西。缺少的一件事是知识转移。我们有很多 EDA 工具，但没有知识转移工具。您没有一堆原理图或布局，然后您将该节点移植到节点。今天有非常好的工具来构建该节点到节点，具有 AI 优化，但知识没有转移。而且情况会变得更糟。所以最终，当我们的电压和延迟更低时，它会变得更加复杂。在射频方面，我们已经处理这个问题很多年了。射频人员知道在将东西放到原理图上时应该避免什么，因为存在耦合和所有这类问题。我们需要采用同样的方法。
　　Faisal也表示，这确实是一个大问题。我会将“知识转移”扩展为“经验转移”。我们对设计的很多直觉都来自痛苦。它来自于实验室中的挣扎和无法收敛的模拟。而且，我们拥有的自动化程度越高，我们就越远离真正的问题。因此，存在这样的危险：新生的工程师出生在社交媒体和自动化的世界，他们相信一切，而现实世界中出现的情况却大不相同。一旦你的芯片出现故障，你就会知道你的原理图模拟实际上是一个谎言。有些东西很难教。人们必须经历它。
　　“我们需要这种环境才能进行协同设计。没有知识的传递，它就是一个黑匣子。而且上市时间不会增加。它总是会缩短。”Pujol强调。