台积电成立团队，发力面板级封装

　　AI 等新应用爆发，先进封装话题持续火热，FOPLP（扇出型面板级封装）技术再度跃上台面。业界消息指出，晶圆代工龙头台积电正式成立团队，于「Pathfinding」阶段并规划建置mini line，以「方」代「圆」目标明确。
　　台积电2016年开发命名InFO（整合扇出型封装）的FOWLP（扇出型晶圆级封装）技术，用于iPhone7的A10处理器，之后封测厂便积极力推FOPLP方案，盼用更低生产成本吸引客户，但技术一直无法完全突破。目前终端应用仍停在成熟制程，如PMIC(电源管理IC)等产品。
　　不过业界消息传出，台积电想将先进封装技术从wafer level（晶圆级）转换到panel level（面板级）不再只是纸上谈兵，而是玩真的。主要规划采长宽各515与510公厘矩形基板，且现有正式团队研究，规划建置mini line。
　　他简单分析，台积电FOPLP可想像成矩形InFO，且多了低单位成本及大尺寸封装优势，整合台积电3D fabric平台其他技术，发展出2.5D / 3D等先进封装，以供高阶产品应用服务。可想像成矩形CoWoS，产品锁定AI GPU领域，客户是辉达。如进展顺利，2026~2027年或亮相。
　　AMD的FOPLP初期合作对象为日月光投控、力成，终端应用或用在PC或游戏机芯片。业界人士分析，过去PC、游戏机封装方式以FC-BGA为主，新品有可能升级到CoWoS等级。由于这类消费性产品成本敏感度高，IC设计厂商积极寻求更划算先进封装解决方案，最快2027年可看到产品上市。
　　半导体人士认为，早年FOPLP初期玩家只有力成、群创、日月光，又一路走走停停，拉货也是有一搭没一搭。为了正确投放资源，设备商投资较保守，主要是要大举更动规格满足客户，如今台积电正式加入，设备商态度也转向积极备战。
　　简言之，FOPLP生态链发展还是要看台积电，但产品定位，台积电持续掌握最高阶，封测厂吃中高阶以下市场。半导体人士认为，高速运算领域，三五年内CoWoS仍是主流，最领先3D封装SoIC也会在高阶领域大放异彩，这也是台积电的主战场。
　　对封测厂来说，最大利器即是产品升级并兼具成本效益，未来FOPLP是否能成功为新一代先进封装利器，要观察芯片厂商产品定位、翘曲等良率问题，以及整体性能价格是否让客户觉得值回票价。
　　三星抢进面板级封装
　　三星电子在半导体封装行业取得了重大进展，在面板级封装 (PLP) 领域领先于台积电。此前，三星于 2019 年以 7850 亿韩元（约合 5.81 亿美元）从三星电机手中收购了 PLP 业务，这一战略举措为其当前的进步奠定了基础。
　　今年 3 月的股东大会上，三星电子半导体 (DS) 部门前负责人 Kyung Kye-hyun 详细阐述了 PLP 技术的必要性。他解释说：“AI 半导体芯片（带有电路的矩形部件）的尺寸通常为 600mm x 600mm 或 800mm x 800mm，因此需要 PLP 之类的技术。”他补充道，“三星电子也在开发并与客户合作。”
　　月初，台积电位于台湾西南部嘉义县太保的 CoWoS 封装厂因发现历史遗迹而被迫停工。这一意外的延迟进一步加剧了台积电专有封装技术“CoWoS”面临的瓶颈问题。
　　据外媒半导体业界6月24日报道，台积电近期已开始研究PLP相关技术，包括Fan-Out（FO）-PLP，即利用矩形印刷电路板（PCB）代替传统的圆形晶圆。日经亚洲评价称，“台积电的研究尚处于早期阶段，预计量产还需数年时间”，但同时也指出，“尽管台积电此前对使用矩形PCB持怀疑态度，但如今进入研究阶段，标志着‘重要的技术转变’。”
　　台积电进军 PLP 研究的原因被解读为对其 CoWoS 技术长期存在的瓶颈问题的回应。市场研究公司 IDC 报告称，NVIDIA 需要台积电一半的 CoWoS 产能来完成其 AI 半导体订单，但目前只有约三分之一得到保障。台积电计划在年底前将该工艺的产能提高一倍以上。然而，AMD 和博通等无晶圆厂公司对台积电 CoWoS 产量的竞争使这一目标具有挑战性。
　　随着CoWoS瓶颈加剧，FO-PLP等PLP技术成为替代方案。台湾《电子时报》援引业内人士报道，“为应对台积电封装供应紧张，NVIDIA计划在服务器AI半导体中采用FO-PLP技术。”台湾市场研究公司TrendForce评估称，“PLP已成为台积电、三星电子和英特尔的新战场。”
　　目前，三星电子已为需要低功耗内存集成的应用（如移动或可穿戴设备）提供 FO-PLP。另据报道，该公司计划将其 2.5D 封装技术 I-Cube 扩展到包括 PLP。与此同时，英特尔计划在 2026 年至 2030 年之间使用玻璃基板量产下一代先进封装解决方案，开创行业先河。
　　英伟达将导入面板级扇出型封装？
　　NVIDIA（英伟达）传出最快2026年导入面板级扇出型封装（FOPLP），法人机构表示，各家封厂早有相关产能，但至目前为止，仅台积电（2330）有明显的营收贡献，加上AI芯片是否导入，仍待观察，因此，此事暂对封测厂受益看法维持中立。
　　分析师表示，NVIDIA 导入FOPLP，借此缓解CoWoS 先进封装产能吃紧，导致AI芯片供应不足的问题，其中，扇出型FOWLP/FOPLP 封装发展已久，早期扇出型封装FOWLP 市场主要产品集中在封装大小在8*8mm以下产品，而在此领域产品扇出型封装除具有使芯片效能提升及封装厚度较薄型化等的优势外，亦具有成本上的优势。2016年苹果智慧型手机iPhone 7带领扇出型封装技术加速发展，台积电在2016年从三星取得iPhone AP订单后，就为其推出InFO 技术，A10采用台积电的InFo 层叠封装（PoP）制程。
　　扇出型封装技术具有许多成本及效能优势，比方说在手机应用处理器传统用覆晶堆叠封装技术进行逻辑芯片及记忆体芯片堆叠，若改用扇出型封装技术因其底层逻辑芯片不需载板，整体封装便可节省20%以上厚度，符合薄型化的优点；另外不需载板，也节省成本；而由于扇出型封装直接到印刷电路板上，其散热表现也较载板好等优点。
　　由于初期晶圆级扇出型（FOWLP）设备投资较昂贵，因此2017~2018后，后段封测厂推出面板级扇出型（FOPLP），包括三星旗下三星电机、Nepes 等都陆续跨入面板级扇出封装。从2017起，除台积电外，各家半导体厂都有投入扇出型封装，但至目前为止，除台积电，其它厂都未有明显的营收贡献，若NVIDIA 导入FOPLP，对各家已有准备的封测厂都是好消息，但AI芯片是否会采用，将是未来业绩受惠程度的关键。
　　FOPLP有望成为接班CoWoS？
　　据报道，Nvidia 计划提前为其 GB200 AI 服务器芯片采用扇出型面板级封装 (FOPLP) 技术，旨在解决台积电晶圆基板芯片 (CoWoS) 封装产能紧张的问题。
　　业内人士指出，FOPLP 有望成为封装 AI 芯片的 CoWoS 的主要替代品。由于台积电 CoWoS 产能受限，以及生成式 AI 应用的广泛采用推动了对 AI 芯片的需求激增，芯片供应商正在积极探索替代方案，因此出现了这种转变。
　　近期，中国媒体援引中国晶圆级芯片设计公司一位高管的话称，FOPLP技术由于工艺尺寸较大，虽然技术规格比台积电的CoWoS弱，但在降低成本和突破产能方面具有潜在优势。
　　据AnandTech和SemiEngineering报道，目前扇出型封装主要分为FOPLP和FOWLP两种类型，FOPLP作为扇出型封装的有力竞争者，虽然仍存在不少挑战，但因其成本低、灵活性强等特点，正受到业界的广泛关注。
　　越来越多的封装公司正准备提供 FOPLP 服务。然而，Yole Group 的一份报告显示，FOWLP 仍然是整个扇出型封装市场的主流载体类型，而 FOPLP 仍被视为小众市场。
　　尽管 FOPLP 仍处于小众地位，但其市场份额预计将大幅上升，从 2022 年的 2% 增至 2028 年的 8%，这归功于面板级封装生产线的扩张以及更高产量带来的成本效益优势。因此，报告称，FOPLP 的采用预计将超过整体扇出型封装市场。
　　报告还强调，FOWLP与FOPLP的发展方向截然不同，FOWLP侧重于晶圆上的直接封装，可实现体积更小、集成度更高的封装，适用于CPU、GPU、FPGA等大型芯片。
　　相比之下，FOPLP 通过面板级封装，可以满足更广泛的封装需求，包括高功率、大电流功率半导体。此外，FOPLP 不需要最先进的工艺和设备，因此是一种更容易实现的技术。
　　对于半导体供应商而言，从 FOWLP 过渡到 FOPLP 的关键点在于风险和成本。因此，FOPLP 必须实现与 FOWLP 相当的产出，同时大幅降低成本。业内人士强调，除非有紧急需要，否则 FOWLP 的既有地位很难说服客户转向 FOPLP。
　　业内人士继续表示，FOPLP 为半导体供应商提供了一个平台，通过集成来自不同晶圆厂或代工厂的芯片来创建完全异构的产品。然而，他们强调，广泛采用将取决于实现面板级基板的成本均等和高良率。