高数值孔径光刻将成为英特尔的第二张王牌吗？

　　根据外媒报道，使用高数值孔径工具将使芯片制造商能够避免 EUV 双重图案化，从而提高设计自由度、降低工艺复杂性并提高产量。这些优点的代价是曝光场尺寸减半，这使得大型芯片的制造变得复杂。（通过加强晶圆台，ASML 避免了良率的巨大打击。）
　　然而奇怪的是，有报道称台积电并不相信高数值孔径的好处，至少在未来几年是这样。Digitimes 写道：“这家台湾公司尚未致力于高数值孔径 EUV 机器，仍在评估购买这些机器的可行性。”他补充说，即将出任ASML 首席执行官的 Christophe Fouquet 将于本周飞往台湾“说服台积电采用其新机器。”
　　在一个月前发布的另一份报告中，Semianalysis 对高数值孔径工具的成本效益提出了质疑。“我们的光刻模型表明，尽管降低了复杂性，但对于即将到来的技术节点（包括 1.4nm/14A），高 NA EUV 单次图案化成本明显高于使用现有低 NA 机器进行的双重图案化。此外，多重图案化低数值孔径 EUV 能够比高数值孔径更精细的间距特征。”Semianalysis 写道。
　　不利的成本比较主要是剂量需求呈指数增长的结果。打印较小的特征需要更高剂量的光（更多光子），以防止统计变化导致投影图像扭曲。Semianalysis 声称，尽管 ASML 随着时间的推移一直在增加源功率，但它并没有跟上增加的剂量要求。这意味着随着打印更精细的细节，曝光时间需要增加，从而减慢光刻过程并增加成本。
　　同时，不受剂量要求的限制，0.33-NA 扫描仪继续以最大吞吐量运行。“低数值孔径双重图案化的吞吐量优势非常强大，尽管需要两倍的晶圆通过扫描仪，但光刻成本却低于高数值孔径单次曝光。我们的模型表明，从当前领先的 3nm 工艺节点到 1nm 同等工艺节点，这一点都是正确的。”Semianalysis 表示。
　　该报告提出了一些有趣的问题。英特尔是否急于收复失地，冲进高数值孔径领域？或者它是否能够利用高数值孔径获得竞争优势，证明其之前在 EUV 上的失误是正确的？这场战斗将是未来几年值得关注的一场战斗。