三星电子的核心 MRAM 技术

　2022 年 12 月，三星在著名的微电子和纳米电子会议 IEEE 国际电子器件会议 (IEDM) 上发表了一篇题为 "面向非易失性 RAM 应用的全球最节能 MRAM 技术 "的论文。该论文介绍了基于三星 28 纳米和 14 纳米逻辑工艺节点的面向非易失性 RAM 的产品技术。作为对该论文所分享的杰出研究和突破性成果的认可，该论文被选为 IEDM 存储器类别的亮点论文。凭借这一认可，三星达到了一个新的里程碑。
　具体而言，增强型磁隧道结（MTJ）堆栈工艺技术大幅降低了写入错误率（WER）。此外，MTJ 还从以前的 28 纳米节点提升到 14 纳米 FinFET 工艺，实现了 33% 的面积缩放。这种芯片级尺寸允许在同一晶圆上生产更多芯片，从而产生更多的净芯片。此外，它还使读取周期时间缩短了 2.6 倍1 ，16Mb 的封装尺寸也缩小到了 30 平方毫米，是目前业界最小的商用尺寸。该解决方案在 -25°C 温度条件下可提供超过 1E142 个周期的近乎无限的耐用性。不过，最重要的成就可能还是同类最佳的能效，在 54MB/s 带宽条件下，主动读取和写入功耗分别为 14mW 和 27mW。
　三星电子的 MRAM 创新：提高开关效率和 MTJ 扩展
　上述 2022 年论文报告了三星电子 eMRAM 的两大新成就：开关效率提高和 MTJ 扩展。
　开关效率是衡量 eMRAM 性能的关键指标。下图显示了与 MTJ 堆栈 A 至 C4 的 WER 有关的各种测量结果。如图所示，与堆栈 A 相比，堆栈 C 对延迟读取元稳定（DRM）WER 的抑制高达两个数量级，且不会对保持率产生负面影响。此外，在 8Mb 阵列上重复进行的单位 WER 测试结果表明，芯片中的 WER 分布降低了 20%。通过应用 MTJ 堆栈工程，可以验证 WER 达到个位数 ppb5 水平。
　eMRAM 的第二大成就是改进了 MTJ 扩展。在 eMRAM 架构中，由于开关电流与 MTJ 位面积成正比，因此有必要减小 MTJ 的尺寸，以降低每个位的写入能量。然而，在 MTJ 缩放过程中，由于单元电阻的增加和变化，耐久性和读取裕度都会下降。在创新和独创性方面，三星的研究团队对隧道势垒工艺进行了重大改进 ，将电阻面积减少了 25%，短故障率降低了 2.75 倍。与闪存型 eMRAM 相比，通过将 MTJ 的尺寸缩小 25%，降低了 NVM 型 eMRAM 的有源写入电流，同时还确保了 MTJ 尺寸控制所需的足够制造余量。
　扩展 eMRAM 产品组合：目标是到 2026 年实现 8 纳米制程，到 2027 年实现 5 纳米制程
　MTJ 在后端（BEOL）金属布线工艺之间形成，不会影响逻辑基线，从而使 MRAM 能够在 MTJ 工艺变化最小的情况下缩减到 FinFET 节点。利用这一优势，三星正在从 28 纳米 eMRAM 技术升级到 14 纳米 FinFET 工艺。这种 14 纳米 eMRAM 目前正在开发中，符合 AEC-Q1007 Grade 1 标准--汽车半导体可靠性测试的全球标准。目标是在 2024 年之前完成开发。
　在欧洲举行的 SFF 2023 会议上，三星宣布了其引领下一代汽车技术的愿景，并披露了其开发业界首个 5 纳米 eMRAM 的计划。除了到 2024 年推出 14 纳米 eMRAM 之外，该公司还计划到 2026 年和 2027 年分别推出 8 纳米和 5 纳米 eMRAM，进一步扩大其 eMRAM 产品组合。与 14 纳米工艺相比，8 纳米 eMRAM 的密度预计将提高 30%，速度提高 33%。
　本系列的下一篇文章将探讨 eMRAM 的技术方面，这项内存技术有望引领电动汽车和自动驾驶汽车时代的到来。