Socionext、台积电和 Arm 联手开发 2nm 小芯片

　　Socionext、Arm 和台积电将采用台积电 2nm 硅技术开发功率优化的 32 核 CPU 芯片，面向超大规模数据中心服务器、5/6G 基础设施、DPU 和网络边缘市场。
　　工程样品预计于 2025 年上半年提供。
　　这种先进的 CPU 小芯片概念验证采用 Arm Neoverse CSS 技术，专为单个封装内的单个或多个实例化而设计，并配有 IO 和特定于应用程序的定制小芯片，以优化各种最终应用的性能。
　　利用 CPU 小芯片和定制的特定应用小芯片，可以支持多个目标应用。当新的小芯片可用时，可以支持经济高效的封装级升级路径。
　　Socionext 执行副总裁 Hisato Yoshida 表示：“客户对精细计算能力的需求不断增长，利用硅的重复利用来创建多个产品平台，从而实现创新的系统架构。该小芯片补充了我们客户当前的 SoC 设计，并为系统架构师提供了新的自由度，可以为产品系列提供多种平台变体。”