三星详细介绍第二代3nm节点，但承认落后于台积电

    尽管三星 Foundry 于 去年 6 月开始使用其 SF3E  （早期又称为 3nm 环栅）制造技术生产芯片，但该公司仅将此技术用于部分芯片，预计不会广泛使用。与此同时，该公司正在开发其名为 SF3 (3GAP) 的第二代 3nm 级节点，并将在即将于  日本京都举行的2023 年 VLSI 技术与电路研讨会上披露更多相关信息。
    三星的 Sf3（3 纳米级）制造技术（将在 T1-2 会议上介绍）将使用该公司的第二代多桥通道场效应晶体管 (MBCFET)。这种新的制造技术建立在已经量产的第一代 GAA 器件 (SF3E) 的基础上，并进行了进一步的优化。
    三星声称，与 SF4（4LPP，4nm 级，超低功耗）相比，SF3 在相同的功率和晶体管数量下性能提高 22%，在相同的时钟和复杂性下功率降低 34%，以及 0.79 倍的逻辑面积减少。然而，三星没有将其 SF3 与 SF3E 进行比较，也没有关于 SRAM 和模拟电路缩放的消息。
    与鳍式场效应晶体管器件相比，GAA晶体管的主要优势之一是泄漏电流降低，因为它们的栅极被所有四个侧面的通道包围。此外，还可以调整通道厚度以提高性能或降低功耗。
    三星现在表示，SF3平台提供了更大的设计灵活性，因为MBCFET器件在同一细胞类型内具有不同的纳米片（NS）宽度。目前尚不清楚这是否意味着最初的SF3E缺乏GAA晶体管的关键功能之一，但三星的措辞至少暗示了这一点。