台积电将于2025年量产2纳米

    根据来自台湾的一份新报告，台积电 (TSMC) 将于 2025 年开始量产其 2 纳米半导体工艺。该时间表与台积电的时间表相符，其管理层已在分析师会议上多次提供该时间表。此外，这些传言表明，台积电还计划推出名为 N2P 的新 2 纳米节点，该节点将在 N2 之后的一年内投入生产。台积电尚未确认名为 N2P 的新工艺，但它对其当前的 3 纳米半导体技术使用了类似的命名，N3P 是 N3 的增强版，反映了生产工艺的改进。
    摩根士丹利预计台积电第二季度营收将下降 5% 至 9%
    今日报导来自台湾供应链消息人士分享，台积电2纳米半导体量产如期进行。该公司的高管多次概述了下一代制造工艺的时间表，包括在 2021 年的一次会议上，该公司首席执行官 CC Wei 博士分享了他的公司对 2025 年 2 纳米量产充满信心。
    此后，台积电负责研发和技术的高级副总裁 YJ Mii 博士去年确认了这一时间表，而魏博士最近对此事的看法是在 1 月份，当时他透露该过程“提前”并在2024年进入试产阶段（也是台积电时间线的一部分）。
    最新的信息来源建立在这些声明的基础上，并补充说大规模生产将在台积电位于新竹宝山的工厂进行。新竹工厂是台积电先进技术的首选，该公司还在台湾台中地区建设第二家工厂。这个名为 Fab 20 的设施将分阶段建设，并于 2021 年得到管理层的确认——当时该公司为该工厂购买了土地。
    报告中另一个有趣的花絮是所谓的 N2P 生产过程。虽然台积电已经确认了 N3 的高性能变体，称为 N3P，但该晶圆厂尚未提供 N2 工艺节点的类似细节。供应链消息称，N2P 将使用 BSPD（背面供电）来提高性能。BSPD是业内所谓的硅通孔 (TSV)的延伸。TSV 是穿过晶圆并允许多个半导体（例如存储器和处理器）相互堆叠的连接。BSPDN（背面供电网络）涉及将晶圆彼此粘合，并在电流通过更合适的电阻更低的背面输送到芯片时产生功率效率。
    半导体制造是一个复杂的过程。虽然比人类头发小数千倍的印刷晶体管通常最受关注，但其他同样复杂的领域限制了制造商提高芯片性能。
    台积电的目标是使其新技术的性能比目前最新的 3nm 技术提高 10% 至 15%。此外，新技术还可以将功耗降低 25% 到 30%。
    芯片制造的下一阶段，台积电将转向具有更大镜头的机器。这些被称为高 NA（数值孔径）EUV光刻机，Mii 博士概述了他的公司将在 2024 年收到它们。由此看来，台积电似乎将使用这些机器通过其 2 纳米制造工艺制造芯片。
    尽管有传言称采用了新的工艺技术，但投资银行摩根士丹利认为，台积电第二季度的收入将下降 5% 至 9%。该银行的最新报告增加了预期的降幅，最初预计该降幅为 4%。下降背后的原因是智能手机芯片公司的订单减少，

    摩根士丹利补充说，台积电可以将其 2023 年全年收入指引从“轻微增长”下调至持平，其主要客户苹果公司将不得不在今年晚些时候接受 3% 的晶圆价格上涨。根据研究报告，台积电用于 iPhone 的 N3 工艺节点的良率也有所提高。

编译自wccftech