DAC 2007另辟蹊径：聚焦瓶颈问题，填补IC设计流程空白

      今年的设计自动化大会(DAC)不会聚焦于一些热门的新兴EDA市场领域，诸如可制造性设计或电子系统级设计等等。下周将于美国San Diego举行的DAC 2007中真正的焦点在于解决瓶颈问题并填补IC设计流程的空白。 
      届时，许多技术发布将要解决IC设计工程师每天都要面对的储多问题，例如，利用针对测试生成和质量保证的新技术，功能验证正变得更加自动化。通过多线程和增加的性能，静态时序分析在速度和性能上都取得了飞跃。 
DAC 2007将带来新的验证和电子系统级(ESL)综合方法，这种方法将支持在低功耗流程中越来越常见的多电压设计。通过45纳米布局和布线功能、新的设计规则检查和版图对照原理图检查的功能，以及增加的可制造性设计功能，这些都有将使IC实现得到升级。 
      另外，今年的DAC不只是与数字IC设计有关，会议上将有一些在模拟和定制设计领域的活动，一些发布也将瞄准芯片、封装和电路板的协同设计。 
“智能测试平台”揭开面纱 
     “智能测试平台(intelligent testbench)”的概念将在DAC中揭开神秘面纱。例如，初创公司Breker Verification Systems称，该公司开发出了首款商用基于图形的功能测试综合工具Trek。Trek让用户开发一种验证规划，根据这一规划它能自动地生成测试向量。这样做，在确保验证规划100%覆盖时，它有望使整个IC验证努力中所需要的人工、代码规模和所花费的时间被降低(或缩短)10%之多。 
      Trek为这一验证规划提供一种预仿真分析及综合功能测试向量，然后，再提供后仿真分析使被隐藏的问题现形。“我们正在考虑其要求并从这一规划生成功能测试向量，”Breker的创建人Adnan Hamid表示。 
另一家初创公司Certess将要在次此大会展示Certitude工具，这是一种功能质量软件产品，它适用于那些正在开发系统级芯片或集成知识产权(IP)模块的公司。 
      通过证明任何设计缺陷都已经被发现，Certitude有望超越目前的代码覆盖和功能覆盖方法。该工具采用一种称作“突变分析”的技术来找到在验证环境中的弱点。在一种用户的模型中, 它让用户追溯未检测到的突变或变化，在HDL代码中识别在功能验证环境中缺少的要素。此外，它还能提供对设计质量的客观测量。 
众厂商竞逐推出验证分析工具产品方案 
       Cadence Design Systems公司也正在向验证瓶颈发起攻击。该公司新近发布的Incisive Formal Verifier将使形式分析的速度提高5到10倍，而在Incisive模拟器和Xtreme III加速器之间实现的“热插拔”能力可高达10倍到1,000倍硬件加速度。Cadence也将提供一种针对AHB、AXI和OCP标准协议的、新的基于断言的产品。 
德国的形式验证提供商OneSpin Solutions GmbH也将竭力推介该公司所称的款多配置解决方案。该公司360 MV工具的扩展版本有望对可配置IP模块进行完整的验证。 
      由于运行时间可能长达许多个小时，静态时序分析已经成为许多IC设计团队的瓶颈。初创公司CLK Design Automation将提供Amber工具，这是一种利用了多核、多处理器计算平台的静态时序和信号完整性分析仪。CLK设计出一种不会阻塞的数据库，这就意味着处理器决不会保持空闲状态。利用16个CPU, Amber比在单个CPU上运行的速度要快14.8倍，CLK的创建人Isadore Katz表示。此外，他说，Amber的增量时序和信号完整性分析能力，意味着它能比那些每出现一个变化就要重新跑一遍整个分析的工具的运行速度要快数百倍。 
       推出这种分析仪的不只CLK公司一家。Extreme DA也将于本周推出GoldTime工具，这是一种在多核CPU平台上运行的多线程静态和统计时序分析仪。Extreme DA最初是一家统计时序工具的公司，目前则以“签出(signoff)”时序工具为重点，该公司的首席执行官Mustafa Celik如是说。 
低功耗设计：不争的热点 
       许多IC设计工程师正在实现一种低功耗设计，但他们也正在努力解决像多电压设计和电源门控这样的技术问题。各个EDA公司也正在对有更好工具的要求作出回应。在众多新的产品当中，MaVeric工具是其中之一，这是ArchPro Design Automation公司提供的多电压验证解决方案。 
       利用RTL输入，MaVeric工具提供跟踪多电压状态、转换和序列的架构规范。然后，在仿真期间它会产生多电压断言并跟踪覆盖。它也产生针对单元和IP模块的电压意识功能规范，并对整个系统架构情况下的电源管理进行验证，ArchPro表示。 
       ChipVision Design Systems最近发布了一种低功耗ESL综合技术，它能从SystemC、ANSI C或C++输入生成可综合的RTL代码。对于一个小面积的损失，据称它能节约多达75%的预RTL动态功耗，与现有的低级方法相比，使获得结果的时间缩短了60%。该公司预计在今年下半年推出基于该技术的产品。 
       Cadence近日推出了Low-Power Methodology Kit，它利用一种采用多重电压和电源关闭方法来实现无线“代表设计(representative design)”，从而对该公司的工具进行了补充。该设计提供样本IP。Cadence工具包包括：脚本、方法文件和流程清单。 
       Sequence Design公司—对于它的那部分—也将展示PowerTheater-Explorer这种图形功率虚拟化和调试工具。 
       IC设计流程工具：新老玩家各有所长 
       在ASIC和全定制设计实现之间始终有一些性能上的差距，但是，初创公司Nangate称，该公司已经找到了一种方法来弥合一差距。Nangate的Design Optimizer是一种“二次综合”解决方案，据称与传统IC设计流程相比，它能提供更高的性能、更低的成本和更低的功耗。该公司的首席执行官Ole Andersen强调说，现有的RTL综合工具依赖于预先定义的标准单元库。相反，Design Optimizer能让用户对现有的库进行优化或增加，或者创建一个新的库。它也支持第三方的综合工具。 
       Sierra Design Automation公司将推出针对该公司的Olympus-SoC布局和布线工具包的三项增强措施，该公司称，它对于45纳米设计是至关重要的：这种全局布线方案能利用层分配、缓冲和多角时钟树综合能力使阻抗最小化，从而解决偏移、延迟变化和追踪设计和DFM规则的“准备就绪的45纳米”布线器等问题。 
      Magma Design Automation公司于上周宣布，对该公司的Quartz DRC(设计规则检查)和Quartz LVS(版图对照原理图检查)工具的增强措施包括：自动本地增加校验、DFM热点分析、电气DFM分析和自动DFM查错。这种更新的工具利用了多核X86处理器和大型服务器集群日益增加的可用性。通过与PDF Solutions公司的合作，Magma也将发布Quartz Yield工具，其中，结合了利用高效的仿真器的Quartz DRC工具的分析功能。 
       ASML的子公司Brion Technologies早已经开始以针对生产团队为重点提供光学接近校正方案。Tachyon        Lithography Aware Design(LAD)公司提供对硅轮廓和热点的说明，然后在tape out之前，向设计工程师说明问题出现在何处以及如何去纠正问题。 
        LAD在Tachyon硬件协助平台上运行，并能与Cadence Magma的工具流程一起作业。 
初创公司Nanovata Design Automation将对该公司即将推出的“互连优化”技术进行讨论，该技术能从版图入手并改进时序、信号完整性、良率和可制造性。 
        在此次DAC中不会发布太多有关ESL的工具，但无疑会使人为之一振的是Forte Design Systems公司所说的一种一体化的SystemC-To-GDSII工具流程。该流程并不完全来自于Forte公司，它所做的就是把它的Cynthesizer SystemC行为综合工具与Magma Design Automation的Blast Create RTL综合工具集成在一起。 
        Forte的市场及销售副总裁Brett Cline说， Cynthesizer能发布有缺省脚本的Blast Create工具，然后自动地收集结果，因此，用户能迅速地在Cynthesizer图形用户界面内对实现情况进行比较。作为Cynthesizer 3.3发布的一个部分，它为可综合的构建模块和新的图形分析环境增加了一个库。 
        Carbon Design Systems将针对其虚拟系统原型环境展示新型建模技术，该种技术把RTL模型提取到快速的周期的虚拟原型之中。Carbon说，由于On-Demand模型在非活跃状态时会自动地使它自身关闭，On-Demand技术会加快对固件的调试。 
       协同设计：DAC 2007的又一亮点 
       在IC、封装和PCB的协同设计方面的活动也将成为此次会议的亮点。Apache Design Solutions公司计划于本周推出Sentinel产品线，这将从芯片、封装和电路板等方面解决所涉及的电源完整性问题。“电源完整性不仅停留在IC级，所有噪声和电源问题均与此相关，” Apache的首席执行官Andrew Yang表示。 
        Apache的工具系列包括：用来生成紧凑型电源模型的Sentinel-CPM工具；针对高性能封装I/O分析的Sentinel-SSO工具；用于解决电磁干扰问题的噪声源建模器—Sentinel-EMI工具。该公司称，这些工具除了更快运行速度以外，还提供像时域电路一样的性。 
        Sigrity公司的OrbitIO Planner具有对IC、封装和电路板设计进行动态I/O规划功能。这种工具为该公司的3D封装设计工具提供了一个桥梁。Optimal—对它的那部分工具—近日宣称，将对该公司用于IC封装、系统级封装和电路板设计的准静态电磁分析软件PakSi-E的性能进行扩展。 
       Applied Wave Research发布的Microwave Office软件的版本包括新的电路提取技术、RF架构规划和规范工具以及一种被称为RF Inspector的新型仿真器。 
       Cadence将发布该公司的6.2版本Virtuoso多模式仿真产品，它在共享许可协议的情况下，结合了Spice、Fast Spice、RF和混合信号仿真器。