PLL 合成器相位调整
所选 PLL 合成器 IC 的选择允许将相对采样时钟相位调整注入到每个数字化器 IC 中。通过创建反馈机制来补偿...
日期:2023-07-17
如何使用 FPGA 测试 PLL 频带校准算法
将受控振荡器所需的频率调谐范围分成离散频带是一种常用技术。拥有多个频段的优势在于可以覆盖较宽的调谐范...
日期:2023-03-28
PLL 滤波器阻止不需要的频率
您经常需要屏蔽特定频率的信号;在这些频率中,50 或 60 赫兹的线路频率是最常见的。您可以使用图 1中的 PL...
日期:2023-03-25
使用外部 PLL 改善 FPGA 通信接口时钟抖动
在这篇产品操作方法文章中,IDT 的 Fred Hirning 描述了在处理基于 FPGA 的高速通信接口(例如 SerDes)中...
日期:2023-03-14
主要PLL模块的电源管理要求
锁相环(PLL)是现代通信系统的基本构建模块PLLs 通常用在无线电接收机或发射机中,主要...
日期:2021-03-19
PLL在有线无线通信系统中的应用三部曲(二)
在第二部分中,我们将侧重于详细考察与 PLL 相关的两个关 键技术规格:相位噪声和参考杂散。导致相位噪声和...
日期:2020-09-15
自动变模控制PLL的工作原理和功能实现设计
目前数字锁相环在数字通信、雷达、无线电电子学、仪表仪器、高速计算机及导航系统中得...
日期:2020-08-12
从概念到关键指标,一文弄清PLL频率合成器那些事
因锁相环可以实现输出信号频率对输入信号频率的自动跟踪,所以锁相环通常用于闭环跟踪电路。锁相环在工作的...
日期:2020-03-17
以太网物理层芯片时钟同步PLL的设计方案
在以太网中,物理层芯片(Physical Layer Interface Devices,PHY)是将各网元连接到...
日期:2019-10-17
采用分布式PLL系统评估相位噪声的方法
对于数字波束成形相控阵,要生成本地振荡器(LO) ,通常会考虑的实现方法是向分布于...
日期:2019-04-17
利用PLL清除无线链路中的时钟信号
锁相环是最通用的电路功能之一。它们用于为处理器提供时钟(相当良好的情况),以及用于在固定和调谐频率发...
日期:2019-02-28
什么叫锁相环(PLL)?锁相环的基本原理
锁相的意义是相位同步的自动控制,能够完成两个电信号相位同步的自动控制闭环系统叫做...
日期:2018-10-31
ADI针对下一代射频、微波和毫米波应用推出PLL/VCO解决方案
中国,北京—Analog Devices, Inc. (ADI)近日宣布推出一款先进的频率合成器ADF4371,...
日期:2018-06-07
如何根据数据表规格算出锁相环(PLL)中的相位噪声
也许你也会跟我一样认为典型数据表中的某些规格难以理解,这是因为其中涵盖了一些你不...
日期:2017-05-09
如何设计并调试锁相环PLL
简介 设计并调试锁相环(PLL)电路可能会很复杂,除非工程师深入了解PLL理论以及逻辑...
日期:2017-03-10
PLL回路滤波器设计的调整指南
假设您已经通过迭代信息传递相位边限和回路带宽在锁相环(PLL)上花费了一些时间。但...
日期:2017-03-07
RF至13GHz超快速建立PLL
电路功能与优势 图1所示PLL电路采用13 GHz小数N分频频率合成器、宽带有源环路滤波器和VCO,5°以内的2...
日期:2016-07-21
如何使用部分PLL创建调制波形
我们可能都见到过需要随时间变化扫描频率的情况。如果您遇到这样的问题,可以考虑雷达...
日期:2014-08-26
怎样为定时应用选择合适的采用PLL的振荡器
导读:对于性能密集型应用(例如FPGA和以太网PHY时钟)来说,评估和选择合适的基于PLL...
日期:2014-07-24
凌力尔特推出集成型VCO的高性能分数N PLL LTC6948
导读:凌力尔特公司 (Linear Technology Corporation) 推出一款具 6GHz+ 集成型 VCO 的高性能分数 N PLL LT...
日期:2014-07-01
Linear推出集成型VCO的高性能分数N PLL LTC6948
导读:凌力尔特公司 (Linear Technology Corporation) 推出一款具6GHz+集成型VCO的高性能分数N PLL LTC69...
日期:2014-06-30
ADI发布三款全新的锁相环(PLL)器件
导读:Analog Devices, Inc. 近日发布三款全新的锁相环(PLL)器件ADF5355/ADF4355-2/...
日期:2014-06-11
级联PLL超低噪声精密时钟抖动滤除技术研究
摘要:时钟是高速数据转换器、卫星数字调制解调等定时、触发的基准,而因为信号源或晶...
日期:2013-09-24
系统时钟发生器设计抉择:PLL合成器与晶振时钟性能比较
现今非常复杂的系统设计可能需要分配几个逻辑标准和几个频率的时钟信号复本。时钟的多个复本可能需要一个扇...
日期:2013-03-27
基于高电压电荷泵的PLL频率合成器设计
锁相环(PLL)频率合成器中的电荷泵电压用于控制VCO的振荡频率。大多数PLL的电荷泵电压一般为5V或6V,因而电...
日期:2013-01-11
PLL的电源管理设计
摘要 锁相环(PLL)是现代通信系统的基本构建模块PLLs通常用在无线电接收机或发射...
日期:2011-10-21
一种PLL和TDA7010T的无线收发系统设计与应用
无线收发系统的研发设计是针对无线应急通信的市场需求而展开的。336-344MHz是无线应急...
日期:2011-08-30
运用ADF4002 PLL产生高速模数转换器所需的极低抖动编码时钟
模数转换器即A/D转换器,或简称ADC,通常是指一个将模拟信号转变为数字信号的电子元件...
日期:2011-08-25
ADI推出带高电压电荷泵的PLL频率合成器
美国模拟器件公司(ADI),推出业界首款带高电压电荷泵的PLL频率合成器。ADF4113HV整数分频频率合成器是专...
日期:2011-06-05
AD9779A的寄存器配置及PLL频带优化
随着科学技术的发展,通信、测量等各个领域对信号源的要求越来越高,高速任意波形发生...
日期:2011-03-11