运算放大器电源必须在施加输入信号的同时或之前建立。否则，便可能发生过压和闩锁状况。然而，在实际应用中，这个要求有时候可能难以满足。本文讨论运算放大器在不同上电时序情况下的行为表现（参见表2），分析可能的问题及原因，并提出一些建议。
　　PART 01
　　上电时序问题多种多样
　　24c01硬件电子
　　上电时序问题可能出现于多种不同情况。例如，在一个客户应用中，AD8616配置为缓冲器，在电源建立之前输入为0 V（图1），负电源先于正电源上电（负电源有而正电源无）。表1显示了这种情况下AD8616所有引脚的结果。在正电源管脚V+上的信号建立之前，V+引脚和OUT引脚上的电压为负值。这可能不会损害运算放大器，但若这些信号连接到其他尚未完全供电的芯片上的引脚（例如，假设ADC使用同一V+，其电源引脚一般只能承受–0.3 V电压），则这些芯片可能会受损。如果V+先于V–上电，会发生同样的问题。
　　表2列出了上电时序的一些可能情况。
　　

　　PART 02

　　运算放大器内部的静电放电(ESD)二极管
　　24c01硬件电子
　　静电放电可能引起过压事件。大部分运算放大器内置ESD二极管以防止静电ESD事件。当V+或V–不存在时，ESD二极管是分析放大器相关行为的重要工具。图2为ADA4077/ADA4177的简化框图。表3显示了ADA4077-2/ADA4177-2内部ESD二极管和背靠背二极管的典型压降。注意，背靠背二极管位于运算放大器的两个输入引脚之间，用来箝位放大器允许输入的差分信号。
　　　　还要注意，当利用万用表测量ADA4077-2的D5/D6时，结果显示两个输入引脚之间无二极管。事实上，背靠背二极管之前有两个串联电阻，用来将输入电流限制在±10 mA以下。内部电阻和背靠背二极管将差分输入电压限制在±Vs，以防止基极-发射极结点击穿。
　　ADA4177集成了OVP单元以提高鲁棒性。它们位于ESD二极管和背靠背二极管之前，因此很难用万用表测量这些二极管的管压降。ADA4177的输出ESD二极管的管压降是可以测量的。
　　PART 03
　　建立评估系统
　　24c01硬件电子
　　图3用于测量运算放大器电路的电流流向等行为。通道A和通道B各自配置为缓冲器，通道B同相输入端经由100 kΩ电阻连接到GND。让V+不供电（V–供电）或V+供电（V–不供电），便可利用安培表和电压表测量输入及电源相关变量（电压值和电流值）。通过分析这些变量，可以确定电流流动的路径。
　　情形1：输入悬空
　　表4显示了一个输入悬空和一个电源未供电时的结果。当V–供电而V+不供电时，V+引脚上有一个负电压。当V+供电而V–不供电时，V–引脚上有一个正电压。测试A DA4077-2和A DA4177-2得到类似的结果。输入引脚和电源引脚上没有观测到大电流，输入悬空的运算放大器在一个供电轨没有供电时仍然是安全的。
　　　情形2：输入接地
　　表5显示了输入接地时的结果。注意，对于IB+，负值意味着电流流出+IN引脚。对于IOUT，负值意味着电流流出–IN引脚。
　　　以ADA4077-2 V+未上电的情况为例，ESD二极管将V+箝位于VIN电压。VIN通过ESD箝位二极管连接到V+，因此当VIN为0 V时，V+为–0.846 V。
　　电流流动路径：如图4中的红色路径所示，0.7mA电流从GND(+IN)流到V+。1.6 mA电流从GND (+IN)经过内部电阻、D5以及–IN和OUT之间的反馈路径，流入输出端。，这两个电流（0.7mA和1.6 mA）汇合流至–15V，合并后的电流流回GND (+IN)。
　　ADA4177-2和ADA4077-2的结果类似。注意，ADA4177-2中的D1是通过横向PNP晶体管的发射极基极实现的。该晶体管将过压电流从V+带走到V–。图4中的ADA4177电路显示有9.1 mA电流从V+流回V–，并与反馈路径中的0.2 mA电流汇合，产生9.3 mA电流流至–15 V，然后该电流流回GND。
　　ADA4077-2或ADA4177-2的输入引脚和电源引脚均未观测到大电流（表5）。增益为+1且+IN接地时，这些运算放大器可承受任何时序的PU上电。
　　情形3：有输入
　　在一个电源未上电的情况下，将一个正信号或负信号（+10 V或-10 V）施加于+IN端。表6显示没有大电流，因此当增益为+1且+IN有输入时，这些运算放大器可承受任何顺序的PU上电。电流流动路径分析与情形2（0V输入）相似，参见图5。
　　情形4：有输入且电源/输出有负载
　　在实际应用中，运算放大器电路可能要与其他电路一起工作。例如，运算放大器的输出可能会驱动一个负载，或者运算放大器的电源会为其他电路供电。这会引起问题。
　　在该测试中，一个47Ω电阻连接在输出与GND之间，或连接在未上电的电源引脚与GND之间。图7显示了ADA4077的测试结果。三种可能情况会带来风险（假定V+未上电）：
　　情况1：当输入为10 V且OU T负载为47Ω时，输出为1.373 V。有23mA电流从运算放大器的输出引脚流出，电流路径为：
　　1. 输入信号源提供30.2 mA电流
　　2. 24 mA电流流经D1至V+，6.2 mA电流流经D5和反馈路径至OUT
　　3. 来自V+的24 mA电流分为1 mA（至V–）和23 mA（至OUT）
　　4. 29.2 mA电流流经47Ω负载至GND
　　ADA4077-2允许的输入电流为10mA，所以需要限流。在+IN端
　　增加一个1kΩ电阻，可使输入电流降至6.8 mA。
　　情况2：当输入为10 V且V+负载为47Ω时，170mA电流会流入ADA4077-2，并从V+引脚流出到47Ω电源负载。170mA电流会烧毁内部二极管，损坏芯片。在+IN端增加一个1kΩ电阻，可使输入电流降至8.9mA。图7显示了电流流动路径。
　　情况3：当输入为负(-10 V)且OUT负载为47Ω时（参见图8），有48mA电流流经芯片。由此产生的功耗为48 mA×(–2.5V + 15V) =0.6 W。ADA4077-2的θJA为158°C/W，因此结温比环境温度高出94.8°。若有两个通道或负载更重，结温可能高于150°，致使芯片受损。不应在输入端增加限流电阻，而应在输出端增加限流电阻。当V+上电而V–未上电时，会发生同样的现象。通过增加外部电阻来限制电流，电路鲁棒性可以变得更好。
　　对于ADA4177-2，仅情况3适用。当有很大的负输入，同时输出端有很重的负载，且V+未上电时，有53 m A电流流经芯片，功耗可能会增加，结温随之提高（参见图9）。通过在输出端增加一个1 kΩ电阻，可以避免这种风险。
　　PART 04
　　其他运算放大器在不同上电时序下的表现
　　24c01硬件电子
　　在运算放大器内部，二极管、电阻和OVP单元有各种各样的实施方式。有些运算放大器没有内部OVP单元，有些没有背靠背二极管，有些没有内部限流电阻。如果一个电源未上电，放大器不同的内部结构会产生不同的结果。此外，不同的运算放大器设计也会产生不同的结果。
　　例如，ADA4084-2没有内部限流电阻和OVP单元，其ESD二极管连接到电源和背靠背二极管。表9和图10显示了V+未上电且有10 V输入时的结果。ADA4084的电流路径与ADA4077-2和ADA4177-2相似（上文中的情形3已讨论）。然而，A DA4084没有内部电阻或OVP单元来限制电流，60 mA电流会流入芯片，可能引起损害。
　　在系统应用中，不同的运算放大器、不同的拓扑结构（如同相放大、反相放大、差动放大等）、不同的负载和外部连接都可能存在。如果存在有某个电源未上电的情况，需要对风险进行评估。本文介绍了如何搭建评估风险的电路（图2）、如何分析电流路径以及评估潜在的风险。