在电路设计领域，BUCK 型 DCDC 电路作为一种典型的电压转换电路，正发挥着日益重要的作用。它是通过高频开关控制实现直流电压降压转换的电源拓扑，原理基于电感储能和伏秒平衡定律。

　　BUCK 电路的元器件包括开关管（MOSFET）、续流二极管（或同步 MOSFET）、功率电感和输出电容。一般 DCDC 集成芯片内部会集成电压调节电路，通过采样输出电压与基准电压对比，产生 PWM 信号驱动功率管，实现电压的闭环控制。

　　其工作主要分为两个阶段，开关管导通时，电感充磁储能，电流线性增加，同时给电容充电并为负载提供能量；开关管关断时，储能电感通过续流二极管放电，电流线性减少，输出电压靠电容放电和减小的电感电流维持。通过 PWM 控制开关管的导通和关断，可得到稳定的输出电压。根据伏秒平衡定律，输出电压与输入电压和占空比有关，即 Vout = DVin。

　　BUCK 电路分为非同步整流和同步整流两种类型。非同步整流 Buck 电路采用二极管续流，结构简单但存在导通压降导致效率损失；同步整流 Buck 电路续流回路使用 MOS 管，控制复杂，需额外的驱动和控制电路，若死区时间处理不当可能造成 MOS 管损坏。
　　在元器件选型方面，开关管需考虑击穿电压、导通电阻和栅极电荷等参数；功率电感要关注饱和电流、额定电流和直流电阻；输出电容应选择低 ESR 的。为降低输出电压纹波，可选择低 ESR 电容、增大电感值或开关频率，但增大开关频率会增加开关损耗。
　　Layout 方面也有诸多注意事项，输入电容要紧邻芯片，避免放背面；开关节点铜箔面积要化，远离敏感线路；输出电容要环形包围电感，多颗 MLCC 对称排列。
　　尽管工具调用失败未能获取相关图片，但 BUCK 型 DCDC 电路在电子设备中的广泛应用，使其相关技术知识对于电路设计人员至关重要。随着电子技术的不断发展，BUCK 型 DCDC 电路有望在更多领域发挥更大作用。
　　　一、电路概述
　　BUCK 型 DC - DC 电路（降压变换器）是一种通过高频开关控制实现直流电压降压转换的电源拓扑，原理基于电感储能和伏秒平衡定律。
　　二、元器件
　　开关管（MOSFET）S1：用于高频通断控制能量传递，通常由 PWM 信号驱动。
　　续流二极管（或同步 MOSFET）D：在开关管关断时为电感电流提供续流路径。
　　功率电感（L）：作为储能元件，通过电流的增减实现能量暂存与释放，平滑输出电流。
　　输出电容（C）：滤波元件，抑制输出电压纹波。
　　一般 DCDC 集成芯片内部集成电压调节电路，通过芯片输出端接分压电阻器将输出电压采样到 FB（VFB）端，与基准电压对比后通过运放输出一个电压，与三角波对比产生 PWM 信号，驱动功率管，实现电压的闭环控制。
　　三、工作原理
　　BUCK 电路工作分为两个阶段：
　　S1 导通：电感 L 被充磁储能，流经电感的电流线性增加，同时给电容 C 充电，给负载 RL 提供能量，此时 Vout 电压缓慢上升，若 S1 一直闭合则终 Vout 会近似等于 Vin 电压（S1 有耗损压降）。
　　S1 关断：储能电感 L 通过续流二极管 D 放电，电感电流 IL 线性减少，输出电压 Vout 靠输出电容 C 放电 Ic 以及减小的电感电流 IL 维持缓慢下降，若 S1 一直保持关断，则 Vout 会终降至 0V。
　　通过 PWM 控制 S1 的导通和关断，以得到稳定的 Vout 电压。电感电流在导通阶段增加（VL = Vin?Vout），关断阶段减少（VL = ?Vout）。根据伏秒平衡定律，稳态下电感电压积分为零，即 (Vin?Vout)?Ton = Vout?Toff，化简得输出电压关系 Vout = D?Vin，其中 D = Ton/Ts 为占空比，Ts 为开关周期。
　　四、非同步整流 Buck 和同步整流 Buck
　　非同步整流 Buck 电路：续流回路采用二极管，具有单向导电性，不需要外加电路控制其通断，只有一个 MOS 管需要电路控制，结构简单但导通压降（~0.3V）导致效率损失。
　　同步整流 Buck 电路：续流回路使用 MOS 管（Q2），上下管都是 MOS 管，整流过程中必须根据电源的开关时序同步控制 Q1 与 Q2，控制较为复杂，需要额外的驱动电路和控制电路保证电路正常工作，若死区时间处理不当，有可能上下管直通，造成 MOS 管损坏。
　　五、元器件选型
　　开关管
　　击穿电压 VDSS：需高于输入电压的 1.3 - 1.5 倍。例如输入 24V 时，选择 VDSS ≥ 36V 的 MOSFET。
　　导通电阻（Rds (on)）
　　高边（HS）：侧重低开关损耗，Rds (on) 需尽量小，但可略高于低边（因占空比 D 通常较小）。
　　低边（LS）：传导损耗占比高（损耗 ∝ I??Rds (on)?(1 - D)），需优先选择超低 Rds (on)（如 < 2mΩ）型号。
　　温度影响：Rds (on) 随结温升高而增大（约 + 0.5%/℃），需按工作温度（如 125℃）计算实际损耗。
　　栅极电荷（Qg）
　　高边（HS）：Qg 直接影响开关速度和驱动损耗（损耗 ∝ Qg?Vgs?fsw），建议选择 Qg < 20nC 的型号。
　　低边（LS）：开关损耗较低，Qg 要求可放宽，但过大会增加死区时间损耗。
　　功率电感
　　饱和电流（Isat）：需额外预留 20% - 30% 余量（磁芯高温下感值衰减 30%）。示例：Iout = 3A，ΔIL = 0.6A，则 Isat > 3.3A×1.3≈4.3A。
　　额定电流（Irated）：需满足 Irated > Iout。
　　直流电阻（DCR）：选择低 DCR 电感（如 < 50mΩ），减少铜损。
　　输出电容：选择低 ESR 电容。
　　六、降低纹波的方法
　　选择低 ESR 电容。
　　增大电感值，但需要平衡响应速度。
　　增大开关频率，但会带来开关损耗增加的问题。
　　七、Layout 注意事项
　　输入电容（CIN）布局
　　紧邻芯片：输入电容必须贴近芯片 VIN 和 PGND 引脚（间距≤40 mil），优先同层布线。
　　避坑：避免输入电容放背面，过孔寄生电感会引发 SW 振铃（实测振铃电压可降 2V）。
　　开关节点（SW）与电感布局
　　SW 节点化：SW 铜箔面积仅满足通流即可（过大会成天线），远离 FB 等敏感线路。
　　电感就近原则：电感紧靠 SW 引脚，铺铜连接而非细线走线，降低寄生电阻。
　　输出电容（COUT）布局
　　环形包围电感：输出 ESL 电容贴近电感 VOUT 端和 PGND，多颗 MLCC 对称排列降低 ESL。