这种设计理念没有采用传统的用放大器支持 DAC 来提高输出的方法，而是绘制了一条更少的通电路径。它将 LM317 正稳压器与简单的 8 位 PWM DAC 拓扑集成在一起，以获得强大的 11V、1.5A 功能。因此，它保留了简单性，同时利用了久经考验的 Bob Pease 杰作的内置故障保护功能（热保护和过载）。其输出与 LM317 内部电压基准的保证 2% 精度成正比，使其安全地不受 5V 逻辑电源轨和输入原始直流电源变化的影响。

　　CMOS SPDT 开关 U1b 和 U1c 接受 10kHz PWM 信号，通过反馈网络 R1、2 和 R3 为 U2 稳压器生成 0V 至 9.75V“ADJ”控制信号。输入的 PWM 信号是交流耦合的，因此 U1 可以“浮动”在 U2 的输出上。 U1c 提供 PWM 信号的反相，实现主动纹波消除，如“通过模拟减法消除 PWM DAC 纹波”中所述。请注意，R1||R2 = R3 可优化纹波减法和 DAC 精度。

　　然而，这种反馈布置确实使输出电压成为 PWM 占空因数 (DF) 的非线性函数，如下所示：

　　Vout = 1.25 / (1 – DF(1 – R1/(R1 + R2))
　　= 1.25 / (1 – 0.885*DF)
　　如图 2所示。
　　图 2 Vout（1.25 V 至 11 V）与 PWM DF（0 至 1）的关系，其中 Vout = 1.25 / (1 – 0.885*DF)。

　　图 3绘制了图 2 的反图，产生任何给定 Vout 所需的 PWM DF。

　　图 3与图 2 相反，其中 PWM DF = (1 – 1.25/Vout)/0.885。
　　相应的 8 位 PWM 设置计算为：Dbyte = 255 (1 – 1.25 / Vout) / 0.885
　　Vfullscale = 1.25 / (R1/(R1 + R2))，因此除 11 V 之外的设计选择也是可用的。 11 V 是与 HC4053 额定值一致的值，但如果用金属栅极 CD4053B 代替 U1，则可达 20 V。但是，不要忘记 R3 = R1||R2 的要求。
　　电源轨 V+ 可以是从Vfullscale+3V（以满足 U2 的余量压差要求）到 LM317 的 40V 限制的任意值。由于该芯片具有出色的 PSRR，DAC 精度不会受到影响，但效率当然可能会受到影响。
　　U2 应根据所需输出电流乘以 V- 至 Vout 差值所产生的散热量来进行散热。在高电流和低 Vout 下，可达两位数瓦特。