CMOS数字输出驱动器
　　在采样率低于 200 Msps（兆样本/秒）的 ADC 中，数字输出通常是 CMOS。典型的 CMOS 驱动器由连接在电源 (V DD ) 和地之间的两个晶体管（一个 NMOS 和一个 PMOS）组成，如图 1a所示。这种结构会导致输出反转，因此作为替代方案，可以使用图 1b中的背对背结构 ，以避免输出反转。
　　CMOS输出驱动器的输入为高阻抗，输出为低阻抗。在驱动器的输入端，两个 CMOS 晶体管的栅极阻抗相当高，因为栅极通过栅极氧化物与任何导电材料隔离。输入端的阻抗范围为 k?到M？
　　在驱动器的输出端，阻抗由漏极电流 I D控制，该电流通常很小。在这种情况下，阻抗通常小于几百欧姆。 CMOS 的电压电平在大约 VDD 到地之间摆动， 因此根据 VDD 的大小可能相当大。

　　图 1：典型 CMOS 数字输出驱动器：
　　左）反转输出；右）非反相输出
　　由于输入阻抗较高而输出阻抗相对较低，因此 CMOS 的优点是一个输出通常可以驱动多个 CMOS 输入。
　　CMOS 的另一个优点是静态电流低。存在大量电流的情况是在 CMOS 驱动器上的开关事件期间。当驱动器处于低状态（拉至地）或高状态（拉至V DD ）时，几乎没有电流流过驱动器。然而，当驱动器从低状态切换到高状态或从高状态切换到低状态时，暂时存在从V DD 到地的低电阻路径。当转换器速度超过 200 MSPS 时，这种瞬态电流是使用其他技术用于输出驱动器的主要原因之一。
　　另一个原因是转换器的每一位都需要一个 CMOS 驱动器。如果转换器有 14 位，则需要 14 个 CMOS 输出驱动器来传输每一位。通常，一个给定封装中会放置多个转换器，并且单个封装中多可放置八个转换器。
　　当使用 CMOS 技术时，这可能意味着仅数据输出就需要多达 112 个输出引脚。这不仅从封装的角度来看是令人望而却步的，而且还会产生高功耗并增加电路板布局的复杂性。为了解决这些问题，引入了使用 LVDS 的接口。
　　LVDS 数字输出驱动器
　　与 CMOS 技术相比，LVDS 具有一些很好的优势。它以大约 350 mV 的低压信号运行，并且是差分信号而不是单端信号。较低的电压摆幅具有更快的开关时间并减少 EMI 问题。
　　由于是差分的，因此还具有共模抑制的优点。这意味着耦合到信号的噪声往往是两个信号路径所共有的，并且大部分被差分接收器抵消。

　　LVDS 中的阻抗需要更严格地控??制。在 LVDS 中，负载电阻需要约为100Ω通常通过 LVDS 接收器处的并联终端电阻来实现。此外，LVDS 信号需要使用受控阻抗传输线进行路由。所需的单端阻抗为 50 Ω而差分阻抗则维持在100Ω。图 2 显示了典型的 LVDS 输出驱动器。

　　图 2：典型 LVDS 输出驱动器
　　如图 2 中 LVDS 输出驱动器的拓扑所示，电路运行会在输出电源上产生固定的直流负载电流。这避免了输出逻辑状态转换时典型 CMOS 输出驱动器中出现的电流尖峰。电路中的标称电流源/灌电流设置为 3.5 mA，这导致典型输出电压摆幅为 350 mV，±100 Ω 。 终端电阻。该电路的共模电平通常设置为 1.2V，与 3.3V、2.5V 和 1.8V 电源电压兼容。
　　有两个标准用于定义 LVDS 接口。常用的是 ANSI/TIA/EIA-644 规范，题为“低压差分信号 (LVDS) 接口电路的电气特性”。另一个是 IEEE 标准 1596.3，题为“IEEE Standard for LowVoltage Differential Signals (LVDS) for Scalable相干接口（SCI）。”
　　LVDS 确实要求更加仔细地关注信号路由的物理布局，但在以 200 MSPS 或更高速度采样时为转换器提供了许多优势。 LVDS 驱动器的恒定电流允许驱动许多输出，而无需 CMOS 所需的大量电流消耗。
　　此外，还可以在双倍数据速率 (DDR) 模式下操作 LVDS，其中两个数据位可以通过同一 LVDS 输出驱动器进行路由。与 CMOS 相比，这将所需的引脚数量减少了一半。
　　此外，相同数量的数据输出所消耗的电量也减少了。对于转换器的数据输出，LVDS 确实比 CMOS 具有许多优势，但它终也像 CMOS 一样有其局限性。随着转换器分辨率的提高，LVDS 接口所需的数据输出数量变得更难以管理 PCB 布局。此外，转换器的采样率终会使接口所需的数据速率超出 LVDS 的能力。
　　转换器数字输出接口的趋势是使用采用电流模式逻辑 (CML) 输出驱动器的串行化接口。通常，具有更高分辨率（≥ 14 位）、更高速度（≥200 Msps）以及需要更小封装和更低功耗的转换器会使用这些类型的驱动器。 CML 输出驱动器用于转换器上使用的 JESD204 接口。
　　利用具有串行化 JESD204 接口的 CML 驱动器，转换器输出上的数据速率可高达 12 Gbps（使用 JESD204B 规范的当前修订版）。此外，所需的输出引脚数量也大大减少。由于时钟嵌入在 8b/10b 编码数据流中，因此不再需要路由单独的时钟信号。
　　数据输出引脚的数量也减少了，至少需要两个。随着转换器的分辨率、速度和通道数的增加，数据输出引脚的数量可以按比例缩放，以适应所需的更大吞吐量。然而，由于 CML 驱动器采用的接口通常是串行的，因此与 CMOS 或 LVDS 相比，所需引脚数量的增加要少得多。 （CMOS或LVDS传输的数据是并行的，需要大量的引脚。）

　　表 1 显示了使用具有不同通道数和位分辨率的 80 Msps 转换器的三种不同接口的引脚数。在 CMOS 和 LVDS 输出的情况下，数据假定每个通道的数据都有一个同步时钟，并且使用 CML 输出的 JESD204 数据传输的数据速率为 3.2 Gbps。当查看此表以及可实现的引脚数大幅减少时，发展到 CML 的原因就变得显而易见。

　　表 1：引脚数比较 – 80 Msps ADC
　　由于 CML 驱动器用于串行数据接口，因此所需的引脚数量要少得多。图 3 显示了用于具有 JESD204 或类似数据输出的转换器的典型 CML 驱动器。该图给出了 CML 驱动程序典型架构的概括。它显示了可选的源端接电阻和共模电压。电路的输入驱动电流源的开关，电流源将适当的逻辑值驱动到两个输出端子。
　　图 3：典型的 CML 输出驱动器
　　CML 驱动器与 LVDS 驱动器类似，都以恒流模式运行。这也让CML驱动器在功耗方面具有优势。在恒流模式下工作需要更少的输出引脚，从而降低了总功耗。
　　与 LVDS 一样，需要负载终端以及单端阻抗为 50Ω 的受控阻抗传输线。 差分阻抗为100Ω。由于此类高带宽信号的敏感性，驱动器本身也可能具有如图 3 所示的终端，以帮助解决任何信号反射。
　　在遵循 JESD204 标准的转换器中，差分和共模电压电平有不同的规范，具体取决于操作速度。以高达 6.375 Gbps 的速度运行，差分电压电平标称为 800 mV，而共模约为 1.0 V。
　　当运行速度高于 6.375 Gbps 但低于 12.5 Gbps 时，差分电压电平指定为 400 mV，而共模又约为 1.0 V。随着转换器速度和分辨率的提高，CML 输出看起来是所需的驱动器类型提供必要的速度，以满足各种应用对转换器的技术要求。
　　数字计时：需要注意的事项
　　每种数字输出驱动器类型都有需要密切注意的时序关系。由于 CMOS 和 LVDS 有多个数据输出，因此这包括信号的路由路径，以限度地减少偏差。如果差异太大，则可能无法在接收器处实现正确的定时。
　　此外，还有一个时钟信号需要与数据输出进行路由和对齐。必须仔细注意时钟输出和数据输出之间的布线路径，以确保偏差不会太大。
　　对于 JESD204 接口中的 CML，还必须注意数字输出之间的布线路径。需要管理的数据输出明显减少，因此这项任务确实变得更容易，但不能完全忽略。在这种情况下，无需担心数据输出和时钟输出之间的时序偏差，因为时钟嵌入在数据中。然而，必须注意接收器中足够的时钟和数据恢复（CDR）电路。
　　除了时滞之外，还必须仔细观察 CMOS 和 LVDS 的建立和保持时间。数据输出必须在时钟边沿转变之前足够的时间内被驱动到其适当的逻辑状态，并且必须在时钟边沿转变之后保持在该逻辑状态足够长的时间。这可能会受到数据输出和时钟输出之间的偏差的影响，因此保持良好的时序关系非常重要。
　　由于信号摆幅和差分信号较低，LVDS 比 CMOS 具有优势。 LVDS 输出驱动器不必将如此大的信号驱动到许多不同的输出，并且在切换逻辑状态时不会像 CMOS 驱动器那样从电源汲取大量电流。这使得逻辑状态改变时不太可能出现问题。
　　如果有许多 CMOS 驱动器同时切换，电源电压可能会被拉低，并带来向接收器驱动正确逻辑值的问题。 LVDS 驱动器将保持恒定的电流水平，这样就不会出现这个特定问题。此外，由于使用差分信号，LVDS 驱动器本质上更能抵抗共模噪声。
　　CML 驱动程序具有与 LVDS 类似的优点。这些驱动器也具有恒定的电流水平，但与 LVDS 不同，由于数据的串行化，所需的电流要少得多。此外，CML 驱动器还具有抗共模噪声的能力，因为它们也使用差分信号。
　　然而，LVDS 和 CML 的缺点是电流是恒定的，因此即使在较低的采样率下，功耗仍然很大。对于具有更高速度和分辨率的转换器而言，与 CMOS 相比，其优势在于使用 LVDS 或 CML 时可显着减少功耗和引脚数。
　　随着转换器技术的进步，速度和分辨率的提高，数字输出驱动器已经适应和发展，以满足传输数据所需的要求。随着转换器中的数字输出接口过渡到串行数据传输，CML 输出变得越来越流行。
　　然而，目前的设计中仍然使用 CMOS 和 LVDS 数字输出。在某些应用中，每种类型的数字输出都是适合的并且使用起来有意义。每种类型的输出都面临着挑战和设计考虑，并且每种类型的输出都有其优点。
　　在采样速度低于 200 Msps 的转换器中，CMOS 仍然是一种合适的技术。当采样速度增加到 200 Msps 以上时，与 CMOS 相比，LVDS 在许多应用中成为更可行的选择。为了进一步提高效率并降低功耗和封装尺寸，CML 驱动器可以与 JESD204 等串行数据接口一起使用。