热回路和 PCB 布局寄生参数
　　开关模式电源转换器的热回路定义为由 HF 电容器和相邻功率 FET 形成的关键高频 （HF） 交流电流回路。它是功率级 PCB 布局中关键的部分，因为它包含高 dv/dt 和 di/dt 噪声内容。设计不佳的热回路布局会受到高水平的 PCB 寄生参数的影响，包括 ESL、ESR 和等效并联电容 （EPC），这些参数对电源转换器的效率、开关性能和 EMI 性能有重大影响。
　　图 1 显示了同步降压 DC-DC 转换器原理图。热回路由 MOSFET M1 和 M2 以及去耦电容器 C 形成在.M1 和 M2 的开关动作会导致 HF di/dt 和 dv/dt 噪声。C在提供低阻抗路径以绕过 HF 噪声内容。然而，寄生阻抗（ESR、ESL）存在于元件封装内和热回路 PCB 走线上。通过 ESL 的高 di/dt 噪声会导致 HF 振铃，进而导致 EMI。存储在 ESL 中的能量耗散在 ESR 上，导致额外的功率损耗。因此，应尽量减少热回路 PCB ESR 和 ESL，以减少 HF 振铃并提高效率。

　　提取热回路 ESR 和 ESL 有助于预测开关性能并改进热回路设计。元件的封装和 PCB 走线都对总环路寄生参数有影响。这项工作主要集中在 PCB 布局设计上。有工具供用户提取PCB寄生参数，如Ansys Q3D、FastHenry/FastCap、StarRC等。Ansys Q3D 等商业工具可提供的仿真，但通常价格昂贵。FastHenry/FastCap 是一款基于部分元件等效电路 （PEEC） 数值建模1 的工具，可以通过编程提供灵活的仿真，以探索不同的布局设计，但需要额外的编码。FastHenry/FastCap 中寄生参数提取的有效性和准确性已得到验证，并与 Ansys Q3D 进行了比较，结果一致2,3。在本文中，FastHenry 被用作提取 PCB ESR 和 ESL 的经济高效工具。

　　图 1.具有热回路 ESR 和 ESL 的降压转换器。图片由 Bodo's Power Systems 提供 [PDF]
　　热回路 PCB ESR 和 ESL 与去耦电容器位置的关系
　　在本节中，C 的影响在位置基于 ADI 的 LTM4638 μModule? 稳压器演示板 DC2665A-B 进行研究。LTM4638 是集成的 20 V在，15 A 降压转换器模块，采用微型 6.25 mm × 6.25 mm × 5.02 mm BGA 封装。它提供高功率密度、快速瞬态响应和高效率。该模块集成了一个小型 HF 陶瓷 C在内部，虽然还不够，但受模块封装尺寸的限制。图 2 到图 4 显示了演示板上的三种不同的热回路，并带有额外的外部 C在.个是垂直热回路 1（图 2），其中 CIN1 系列放置在 μModule 稳压器正下方的底层。The ?Module V在GND BGA 引脚连接到 CIN1 系列直接通过过孔。这些连接在演示板上提供短的热回路路径。第二个热回路是垂直热回路 2（图 3），其中 CIN2仍位于底层，但移至 μModule 稳压器的侧面区域。因此，与垂直热回路 1 相比，热回路中增加了额外的 PCB 走线，预计 ESL 和 ESR 会更大。第三个热回路选项是水平热回路（图 4），其中 CIN3放置在靠近 μModule 稳压器的顶层。The ?Module V在GND 引脚连接到 CIN3穿过顶层铜，不穿过过孔。尽管如此，V在顶层的铜宽受另一个引脚的限制，导致与垂直热回路 1 相比，环路阻抗增加。表 1 比较了 FastHenry 提取的热回路的 PCB ESR 和 ESL。正如预期的那样，垂直热回路 1 具有的 PCB ESR 和 ESL。

　　为了实验验证不同热回路中的 ESR 和 ESL，演示板效率和 V在测试了 12 V 至 1 V CCM 操作时的交流纹波。理论上，较低的 ESR 会导致更高的效率，而较小的 ESL 会导致较高的 V西 南部振铃频率和较低的 VIN 纹波幅度。图 5a 显示了测得的效率。垂直热回路 1 提供对应于 ESR 的效率。水平热回路和垂直热回路 1 之间的损耗差也是根据提取的 ESR 计算的，这与图 5b 所示的测试结果一致。V 形在图 5c 中的 HF 纹波波形是在 C 之间进行测试的在.水平热回路具有更高的 V在纹波幅度和较低的振铃频率，从而验证了与垂直热回路 1 相比更高的环路 ESL。此外，由于环路 ESR 较高，水平热回路中的 VIN 纹波比垂直热回路 1 中的 VIN 纹波衰减得更快。此外，较低的 VIN 纹波可降低 EMI 并允许更小的 EMI 滤波器尺寸。

　　图 2.垂直热回路 1：（a） 顶视图和 （b） 侧视图。图片由 Bodo's Power Systems 提供

　　图 3. 垂直热回路 2：（a） 顶视图和 （b） 侧视图。图片由 Bodo's Power Systems 提供 

　　图 4.水平热回路：（a） 顶视图和 （b） 侧视图。图片由 Bodo's Power Systems 提供 
　　热回路 PCB ESR 和 ESL 与 MOSFET 的尺寸和位置
　　对于分立设计，功率 FET 的布局和封装尺寸也会对热回路 ESR 和 ESL 产生重大影响。本节对具有功率 FET M1 和 M2 以及去耦电容器 CIN 的典型半桥热回路进行建模和研究。如图 6 所示，比较了流行的功率 FET 封装尺寸和放置位置。表 2 显示了每种情况下提取的 ESR 和 ESL。
　　情况 （a） 至 （c） 介绍了三种常用的功率 FET 布局，采用 5 mm × 6 mm MOSFET。热回路的物理长度决定了寄生阻抗。因此，情况 （b） 中的 90° 形状放置和情况 （c） 中的 180° 形状器件放置都会导致 ESR 降低 60% 和 ESL 降低 80%，因为与情况 （a） 相比，环路路径更短。由于 90° 形状放置显示出好处，因此根据 （b） 研究了更多，以进一步降低环路 ESR 和 ESL。在情况 （d） 中，一个 5 mm × 6 mm MOSFET 被两个并联的 3.3 mm × 3.3 mm MOSFET 取代。由于更小的 MOSFET 尺寸，环路长度进一步缩短，从而使环路阻抗降低 7%。在情况 （e） 中，当在热回路层下放置接地层时，与情况 （d） 相比，热回路 ESR 和 ESL 进一步降低了 2%。原因是在接地层上产生涡流，感应出相反的磁场，等效地降低了环路阻抗。在情况 （f） 中，另一个热回路层被构造为底层。如果两个并联的 MOSFET 对称地放置在顶层和底层，并通过过孔连接，则由于并联阻抗，热回路 PCB ESR 和 ESL 的降低更加明显。因此，在顶层和底层具有对称 90° 形状或 180° 形状布局的较小尺寸器件可实现的 PCB ESR 和 ESL。

　　表 1.使用 FastHenry 在不同热回路中提取 PCB ESR 和 ESL

　　热循环ESR （ESR1+ ESR2） 在 600 kHz 时 （mΩ）ESL （ESL1+ ESL 英语2） 在 200 MHz 时 （nH）
　　垂直热回路 10.70.54
　　垂直热回路 22.51.17

　　水平热回路3.30.84

　　图 5. 演示板测试结果：（a） 效率，（b） 水平环路和垂直环路 1 之间的损耗差，以及 （c） M1 在 15 A 输出下开启期间的 VIN 纹波。图片由 Bodo's Power Systems 提供 [PDF]