4 个具有多个栅极连接的模块使用公共栅极驱动器电路时，减少辅助源连接中流动的任何电流非常重要。

   图 1 在两个模块的简化示例中显示了辅助源连接如何为主电流路径提供自然的并行传导路径。一些电子（我们称之为“青少年电子”，因为它们喜欢走与其他电子不同的路径）可以流过此辅助源并行路径。该电流可能大到足以引起栅极振荡，甚至熔断模块内部的辅助键合线。

　　图 2 所示的电路用于减少这些不需要的环流。它是共模扼流圈的组合，共模扼流圈对输入和输出电流相等的正常栅极电流表现出低阻抗，但对仅在源极连接中流动的不需要的源极电流表现出高阻抗。除此之外，每对器件栅极连接都使用单独的局部升压级。这允许源极连接中存在电阻，但是，使用局部电容器，流经此路径的任何电流都不会影响栅极波形。如果仅使用简单的源电阻，情况就不是这样，因为流经该源电阻的任何电流都会影响栅极源电压，从而降低直接控制水平并增加栅极振荡的可能性。
　　图 2：栅极驱动器电路
　　栅极驱动器 PCB 布局
　　6 mΩ 模块具有双栅极源极引脚和双电源漏极和源极连接点，以减少电感并改善模块内部 SiC MOSFET 芯片之间的电流共享。栅极布局的个挑战是使两对栅极源极连接具有对称布局。
　　之后，关键是同时打开和关闭所有四个模块的栅极。“树”结构通过长度相似的低电感走线栅极/源极对实现了这一点。此外，对于每对栅极源极连接的局部升压级，布局是对称的。测量表明，在切换期间，栅极之间的坏情况下的时序偏差小于 5nS。
　　仪器仪表
　　图 3 显示了用于双脉冲测试 (DPT) 的原理图。重要的是测量设置为 H 桥的拓扑的电流共享，以便电流流动和磁场与终应用相匹配。此外，还需要能够为被测互补设备生成同步整流器开关脉冲，其死区时间满足系统死区时间要求。
　　　　图 3：双脉冲测试 (DPT) 示意图
　　为了测量漏极和源极电流，直流总线 PCB 走线两侧均有孔，以便使用罗氏线圈。这允许测量直流总线中的电流（即下部开关的源极电流）和直流+总线电流（即上部设备的漏极电流）。还允许测量两组模块输出引脚之间的输出电流平衡
　　　图 4：4 个并联模块的 DPT 电流波形（50 ?s/分度和 50 A/分度）绿色 Vgs 5 V/分度。蓝色 Vds 100V/分度
　　图 5：4 个并联模块的 DPT 电流波形（50 ?s/格和 50 A/格）
　　静态电流共享
　　图 4 显示了 DPT 期间四个下部器件中的源电流。在死区时间之后，个脉冲后使用同步整流来打开上部 SiC MOSFET；但在第二个脉冲后不使用同步整流，这允许电流通过上部体二极管自由流动。四个匹配模块的电流共享为 +/- 3%。请注意，当 MOSFET 没有门控且只有体二极管传导电流时，第二个脉冲后的电流共享更差。
　　　图 6：4 个并联模块的 DPT 关断波形（200 ns/分度和 50 A/分度）绿色 Vgs 5 V/分度。蓝色 Vds 100V/分度
　　　　图 7：4 个并联模块的 DPT 开启波形（200 ns/分度和 50 A/分度）绿色 Vgs 5 V/分度。蓝色 Vds 100V/分度。
　　这项初始测试是针对所选模块进行的，其 RDS on 变化小于 2%。还对 RDS on 变化为 7% 的模块进行了测试，共享仅略差 +/- 4%。在高温和切换上部设备下进行的额外测试显示出同样良好的性能。图 5 显示了图 4 中电流波形的扩展视图。