这个PLL锁定指示不仅可以检测出“锁定”或“未锁”状态，就算是单个脉冲或者已经错过转换时间。当被触发器采样，如果这个输入参考信号R和i的上升边缘的V信号丢失，这个D信号将会通过时间间隔保持高电平，从而允许触发器的时钟到高电平。