如图所示，该电路的输入脉冲为正触发信号，输出两路为负定时脉冲。当触发脉冲来时，555复位，输出低电平，C1通过R2灌入集成块内放电，R2C1的放电时间决定了输出负向脉冲宽度。当C1上电压放至低于1/3VDD触发电平（2脚）时，555置位，3脚呈高电平，VTl饱和导通，电源对C1充电，因而该电路定时高，占空比可达99%,且波形好。