如图所示，本电路采用双时基电路556将1/2的556与各R、C组成一单稳态延时电路，并进行极联，便构成了程序触发和长延时电路。根据程序需要设计各级的延迟时间，每级延时Td=1.1RC.若设定R1=R2=R3=R4=R5,C1=C2=C3=C4=C5,则总的延迟时间T4-4Td=4.4RC.若有n级，则Ta=1.1nRC。