JFET采样和保持电路如图所示。电路将输入信号与逻辑电压同时加到采样JFET与保持JFET上，采用输入阻抗与反馈电阻和反馈电容相匹配的办法，使得由于JFET导通时的电阻所引起的误差减至。
免责声明: 凡注明来源本网的所有作品，均为本网合法拥有版权或有权使用的作品，欢迎转载，注明出处。非本网作品均来自互联网，转载目的在于传递更多信息，并不代表本网赞同其观点和对其真实性负责。
反相加法放大器
日期：2011-06-02
生物医学信号信噪比SN的反对数放大器的电路
日期：2011-08-26
80瓦，50欧姆单器件高频放大器
日期：2011-09-09
嵌入式数据采集与终端电路设计详解
日期：2015-11-25
齐纳二极管检测器
