JFET采样和保持电路如图所示。电路将输入信号与逻辑电压同时加到采样JFET与保持JFET上，采用输入阻抗与反馈电阻和反馈电容相匹配的办法，使得由于JFET导通时的电阻所引起的误差减至。
免责声明: 凡注明来源本网的所有作品，均为本网合法拥有版权或有权使用的作品，欢迎转载，注明出处。非本网作品均来自互联网，转载目的在于传递更多信息，并不代表本网赞同其观点和对其真实性负责。
低输入电流求和放大器
日期：2011-07-22
INA321／322微功率CMOS仪表放大器引脚电路图
日期：2010-05-11
隔离放大器的原理电路图
日期：2011-03-25
MOSFET的缓冲放大器
日期：2011-06-12
高速反相放大器(HA5195)原理电路图
日期：2010-06-01
