PCM63P能够接收与TTL兼容的逻辑电平。在输入线上，采用差动电流模式的逻辑输入结构改善了PCM63P的抗噪声干扰能力。PCM63P的数据形式采用的是二进制补码形式，是有效位在前的串行数据流。位串中的任何数字都可以在20位数据前加载，因为在LE（寄存器使能信号）变低后，只有在它之前的20位数据才能转移到并行DAC寄存器中。