如图所示，差分电压e_in加在输入端③脚和④脚之间，通过RL、Vps和D1，在输出环路中产生4～20mA的电流。对于一般要求的设计，只需利用芯片内部的驱动晶体管就可达到很高效率；而对于增益高要求的设计，则需增加一个外部NPN晶体管与内部的驱动晶体管并联。取值时应注意；e_in<50V；Rs<150Ω。输出电流Io=4mA+(0.016+40/Rs)e_IN，e_IN=e2-e1。