如图所示，是高gm低噪声J-FET并联连接的低噪声前置放大器电路。若J-FET并联的个数为N，则输出噪声就降为。J-FET的电压增益Av为Av＝gm·RD。工作点选在gm较大处，需要UGs尽量接近于0，即IDSS附近。另外，漏极电流ID与噪声无关。电阻若选用线绕电阻较利于抑制噪声，但一般采用金属膜电阻。电容尽量不要使用电解电容，而使用钽电容。

　　欢迎转载,信息来自维库电子市场网（www.dzsc.com）