【图】MUX-DAC1时钟逻辑电路操作的时序电路图单片机制作电路图维库电子市场网

MUX-DAC1时钟逻辑电路操作的时序电路图

出处：lhkjg时间：2010-02-11

　　使用这种方法时，触发器要在时钟的下降沿进行状态更新，以消除DAC时钟信号的毛刺，两个MUX-DAC的输入时序要相同。

　　布线时要考虑延迟以确保满足两个触发器的建立和保持时间的要求，且在时钟为低时将SPB信号的脉冲应用于G1。否则，时钟信号可能会产生毛刺。同时建议使用无噪声电源为时钟同步电路供电，将抖动的引入减到。

所示逻辑电路操作的时序电路图

　　图：所示逻辑电路操作的时序图

　　

上一篇：实现DAC同步的简单的高速逻辑电路图

下一篇：利用FPGA中桶形移位器的实现完成MUX-DAC的同步电路图

免责声明: 凡注明来源本网的所有作品，均为本网合法拥有版权或有权使用的作品，欢迎转载，注明出处。非本网作品均来自互联网，转载目的在于传递更多信息，并不代表本网赞同其观点和对其真实性负责。