过孔 Stub 行为
HDI 与通孔对比
图 1：微孔（无 stub）与背钻通孔 stub 的横截面
过孔 stub是高速设计中主要的信号完整性劣化因素之一。当通孔将 8 层板第 1 层上的信号连接到第 4 层上的走线时，从第 4 层延伸到第 8 层的未使用过孔部分就形成了一个谐振 stub。能量耦合到该 stub 并反射回源端，在插入损耗曲线上形成随频率变化的陷波，足以严重破坏多千兆位信号的传输。
stub 谐振频率取决于 stub 的长度。在 FR-4（Er≈4）中，60 mil 长的 stub 在约 12.3 Ghz 的四分之一波长频率处发生谐振，使个零点正好落在 10+ Gbps 串行链路的带宽内。背钻工艺可去除 stub 材料，但会增加制造成本和复杂度。
微孔从设计上消除了这一问题。微孔仅连接相邻层，因此不存在 stub。进入过孔的信号能量会完整地从目标层传出，没有可引发反射的谐振结构。
这一优势随频率升高而不断放大。在 5 Gbps 速率下，过孔 stub 虽有影响但仍在可控范围内。在 25 Gbps 及更高速率下，消除 stub 变得至关重要，HDI 也就成了速接口的方案。
对差分偏斜和抖动的影响
图 2：NVIDIA AGX Orin PCB 布局布线中的正负过孔匹配放置（来源：HaSofu，截图）
差分信号依赖于差分线正、负两条走线之间的平衡传输。偏斜是指本应同步传输信息的走线之间的时序差（例如差分对上的 D+ 和 D-，或 DDR 芯片中数据通道上的 D0–D7）。这种时序差（即偏斜）直接影响眼图张开度和抖动。过孔换层是偏斜的常见来源：制造公差、布线不对称以及过孔位置偏差，都会使 P 与 N 信号之间产生路径长度差异。
HDI 在差分偏斜管理方面既有优势，也存在潜在隐患。
从有利的一面看，微孔焊盘尺寸小、占用的布线空间更少，因此可实现比通孔更紧凑的过孔间距，更靠近的 P/N 过孔可将过孔布局不对称造成的长度差异降至。
微孔还能在更短的垂直距离内实现层间信号过渡，从而缩短信号在过孔结构自身中的传播时间。在通孔设计中，如果 P 和 N 过孔具有不同的 stub 长度或参考平面连接，那么信号穿过 62 mil 厚电路板的垂直传播时间，就可能产生可测量的偏斜。
潜在隐患在于连续换层。如果差分对需要使用堆叠或交错微孔进行多次换层，则每次换层都必须在 P 和 N 之间仔细匹配。例如，P 走线使用两级堆叠、而 N 走线需要三级堆叠才能到达同一目的层时，这种不对称的过孔堆叠会产生偏斜，并在整个通道中不断累积。
成功的差分信号 HDI 设计需要特别关注过孔结构的对称性，并精心规划换层方案，使差分对的两条走线经过相同的过孔堆叠。
参考平面设计要点
图 3：无接地缝合过孔的层间转换（左上）与有接地缝合过孔的层间转换（右下）
每个高速信号都需要一个参考平面，以建立受控阻抗并为回流电流提供路径。HDI 设计中信号与参考平面之间的关系，与传统设计存在重要差异。
HDI 叠层通常在积层之间使用非常薄的介质——2 至 4 mil。这些薄介质层在信号与参考平面之间提供了紧密耦合，从而改善阻抗控制，并减少了相邻走线之间的串扰。更高的分布电容还通过降低平面层对阻抗，来改善电源完整性。
然而，介质越薄，就需要越窄的走线才能达到目标阻抗。4 mil 介质上的 50 Ω 微带线可能需要 3 mil 的线宽，逼近标准制造工艺的极限。线宽的缩减必须与载流要求和制造良率进行权衡。
HDI 设计对参考平面连续性的要求也更高。由于微孔仅连接相邻层，信号通过两个堆叠微孔从第 1 层过渡到第 3 层时，可能会两次更换参考平面——从第 2 层平面换到第 3 层平面。每次参考层变更，都需要通过接地缝合来维持返回路径完整性。若设计忽略这种缝合，即便采用 HDI 结构，信号完整性也会下降。
微孔何时降低损耗，何时增加损耗
微孔换层的损耗特性通常较为有利，但并非在所有情况下都如此。
微孔在以下情况下会降低损耗：
微孔消除了原本会产生谐振损耗的 stub；微孔缩短了垂直互连距离，从而降低了过孔孔壁的电阻损耗和趋肤效应损耗；微孔在更靠近源端和目的端的位置提供层间过渡，使得水平布线更短。
微孔在以下情况下可能会增加损耗：
多个堆叠或交错过渡结构取代了单个通孔连接，导致过渡损耗不断累积；与较大的通孔相比，较小的过孔直径会增加电阻，这在高电流密度下尤为显著；填充质量差会引入空洞，造成阻抗不连续和反射损耗。
终影响取决于具体设计。对于那些若不采用 HDI 就会遭受严重 stub 谐振的信号，HDI 几乎总是更优的方案。对于能够在两层上有效布线且具有干净通孔过渡的信号，优劣就没那么明确了——为了 HDI 而强行采用 HDI 可能并不会提升性能。
