深度剖析射频器件晶圆级测试：校准与去嵌技术详解

　　在射频芯片从设计到交付的整个流程中，探针的精准测试不仅是至关重要的环节，同时也是极易出现偏差的难点所在。测试过程中各种寄生效应如同顽固的 “敌人”，始终干扰着对器件真实性能的准确捕捉。在新晶圆（wafer）阶段，精准的探针测试是提取设计参数的基础，这些参数将直接指导后续设计方案的优化与迭代。而在滤波器开发过程中，同样需要依靠精准的探针测试来剖析性能瓶颈、排查工艺缺陷，从而实现产品性能的终突破。可以说，一旦探针测试结果出现偏差，整个项目开发将陷入问题定位失准、模型拟合失真的恶性循环，导致研发进程停滞不前。因此，深入探究如何实现高精度测试、高效提取器件真实参数，对于推动项目快速精准落地具有极其重要的意义。

　　往期的文章介绍了 SAW 的基本原理、仿真模型及方法、加工制造工艺以及封装形式，本期则重点关注生产流程中重要的一环 —— 晶圆 CP 测试。在 SAW 器件的生产测试中，曾遇到过这样一个典型：在晶圆级 CP 测试中，滤波器测试结果的带宽与插入损耗等关键指标，与未去嵌的谐振器 CP 测试结果带入 EM 模型后仿真结果存在显著偏差。具体而言，滤波器的 3dB 带宽存在 4MHz 的偏差，插入损耗也超出设计目标 0.2 ~ 0.5dB，如图 1 所示。

　　图 1 1 滤波器测试结果与未去嵌的谐振器 CP 测试结果带入 EM 模型后的仿真结果的性能对比

　　这种 “单元性能与集成性能不匹配” 的现象，并非源于设计缺陷或制造误差，而是因为在片测试中一个易被忽视的问题：测试系统及测试结构本身引入的非理想因素，正在扭曲真实的器件性能。

　　SAW 谐振器与滤波器的 CP 测试均依赖探针与晶圆上焊盘（PAD）的接触来实现信号传输。然而，在测试过程中，探针与 PAD 的接触寄生、衬底材料（如 YX42LiTaO3）的介电常数带来的额外电容、以及连接 PAD 与器件本体的走线阻抗等，都会像 “噪声” 一样叠加在真实信号上。单个谐振器的测试误差可能在集成时被放大，终导致滤波器整体性能与预期不符。

　　为解决这一问题，实现从测试数据到器件真实性能的映射，晶圆级射频测试必须依赖两大关键技术：校准技术通过提取测试系统误差项并进行数学补偿，将测量参考平面精准定义至探针；去嵌技术则通过建立寄生参数模型，从原始（RAW）器件的测量结果中剥离 PAD、引线等互连结构的影响，终将参考平面推移至被测器件（DUT）端口。二者共同构成了 SAW 等射频器件在片测试中确保数据有效性的环节，下文将对此展开详细阐述。

　　测试工序，始于校准

　　校准是射频和微波测量系统中的关键环节，是从测试系统中消除非理想因素的数学处理过程。在典型的测量场景中，被测器件（DUT）通过测试夹具连接至网络分析仪端口，该夹具可能包含同轴电缆、适配器或其他同轴元件。需要注意的是，测试夹具并非实际 DUT 的组成部分，其影响需通过校准予以消除。通常在分析中，采用网络理论中的流图，并将描述测试夹具电气性能的误差项与夹具关联，这些误差项通过测量已知电气性能的校准件提取，随后利用计算得到的误差项进行必要修正，从而将电参考平面设置在 DUT 处。

　　校准是一种数学方法，用于量化并纠正测试系统中的缺陷。校准的目的不是解决测试系统的缺陷，比如有限的网络分析仪方向性、源和负载的不匹配或同轴电缆的衰减，它只是对这些缺陷进行补偿，并修正测量结果，以确保在待测设备端口进行后续测量时有一个正确的参考平面。

　　相较于同轴环境下的校准，晶圆上校准则面临更大的困难。首先，不同于同轴环境，晶圆测试校准没有通用的标准商业校准件。因为每个晶圆产品结构的不同，无法使用某一个校准件来统一所有类型晶圆测试。第二，晶圆存在衬底影响和接触寄生，这些与晶圆类型及探针 PAD 有关。例如，YX42LiTaO3 晶圆的 SAW 谐振器 CP 测试时，由于材料介电常数很大，测试过程会有一个明显的寄生电容。上述因素使得晶圆上的校准基准随着产品不同而发生明显的变化，这显然难以接受。一个有效的方法就是调整校准的参考平面 ——“校准到探针针尖”。

　　晶圆上测试的一个较常见的模式就是两步校正程序（如图 2）：首先，必须对测量系统进行校准，使用校准技术（如 SOLT、LRM 等）来定义探针的 S 参数测量参考平面；其次，需要确定晶圆上的寄生参数，以便从测量结果中获得实际的产品的参数。

　　图 2 晶圆测试的两步校正流程

　　校准算法

　　在过去的几十年里，科学界致力于开发用于微波和毫米波器件晶圆上测试的校准程序。一般校准可以分为集总元件校准方法（如 SOLT、LRRM、LRM）和基于传输线的方法（如 TRL）。

　　SOLT 校准：集总元件法的经典范式

　　SOLT（Short - Open - Load - Thru）校准起源于 20 世纪 70 年代的同轴测量系统，其优势在于原理简单且校准件易于制造。该算法基于 12 项误差模型，通过依次测量四种集总元件校准件（短路、开路、负载、直通），计算得到测试系统的误差项矩阵。SOLT 校准能够实现宽带校准，一般都配有标准的校准件。

　　SOLT 算法依赖于对校准件及其电气性能的认知。尽管 SOLT 校准在晶圆上测量中易于理解和实施，但它也存在一些缺点。其主要不足在于严重依赖校准件的电气性能参数，虽然在同轴测量中这些校准件的性能可以得到很好的控制，但在晶圆测量场景下，对校准件进行设计会变得棘手。

　　图 3 SOLT 校准件示意图：a）Open b）Short c）Load d）Thru

　　TRL 校准：分布参数法的技术革新

　　TRL（Thru - Reflect - Line）校准作为分布参数法的代表，其革命性在于摒弃了集总元件假设，转而利用传输线的分布特性求解系统误差。

　　TRL 算法具有三个校准件：

　　THRU 校准件：定义初始参考平面，初始时将参考平面设置在直通校准件的中心。当不使用偏移补偿时，校准的参考平面设置在直通的中心，而使用偏移补偿则可使我们获得经探针校准的参考平面。

　　REFLECT 校准件：可以选择短路结构或者开路结构，利用其全反射特性建立相位参考。通常采用开路结构，因为其具有更优的宽带性能。

　　LINE 校准件：元件，其电长度需比 THRU 长 20° - 160°，用于确定特性阻抗 Z0。注意避免相位差为 180°，容易造成相位信息模糊，推荐 90° 左右。LINE 的精度直接影响校准质量。

　　图 4 TRL 校准件示意图：a）THRU b）REFLECT c）LINE

　　若 LINE 校准件的参考阻抗与目标 Z0 值不匹配，则需进行阻抗归一化处理（如通过在输入输出端口假设理想阻抗变换），以获得 50Ω 参考的 S 参数。LINE 的特性阻抗通常可在特定带宽内得到良好控制，但其宽带性能不佳。

　　为提升 TRL 算法的宽带性能，Yen, Wojnowski 等学者提出了多线 TRL 校准方法。作为 TRL 的演进，多线 TRL 技术被引入以改善校准的宽带性能，如今该算法被视为基准校准，并被美国国家标准与技术研究院（NIST）用作参考校准。关于多线 TRL 校准算法可以参考相关学者的文献，此处不再详细说明。

　　LRM/LRRM 校准：集总元件算法演进与优化

　　Davidson, A., E. Strid, and K. Jones 提出了 LRM 算法（见图 5），该算法与 TRL 算法类似，其中 LRM 中的 LINE 和 REFLECT 校准件与 TRL 中的 THRU 和 REFLECT 完全相同，二者的区别在于 LRM 使用 MATCH 校准件来设定特性阻抗。REFLECT 校准件可以是开路或短路。

　　图 5 LRM 校准件示意：a）Line b）Reflect c）Match

　　相较于 SOLT 算法，LRM 算法的优势在于无需预先知晓开路寄生电容和短路电感。LRM 算法中的关键校准件是 MATCH，其质量决定了算法的精度。校准件 MATCH 的电感会在校准中引入误差，而若对该误差进行修正，LRM 校准的精度可与 TRL 相媲美，成为高频微波器件测试校准的重要选择。而 SOLT 一般适用于低频场景。

　　为了解决 LRM 的 MATCH 校准件电感问题，Davidson, A., K. Jones, and E. Strid 等提出了 LRRM。相比与 LRM 算法，由于增加了可用于修正 MATCH 校准件电感的反射校准件，因此具有更高的准确性（如图 6 所示）。与 LRM 一样，LRRM 也无需预先知晓开路和短路反射校准件的寄生参数。与 TRL 和 LRM 类似，在 LRRM 算法中 LINE 校准件用于确定电参考平面，当应用偏移补偿时，可获得经探针校准的参考平面。

　　图 6 LRRM 校准件示意：a）Line b）Reflect c）Reflect d）Match

　　LRRM 的主要优势在于对 MATCH 校准件电感的补偿。该算法利用 OPEN 反射校准件进行计算（因其重复性的校准件），负载补偿原理是：在校准成功后，OPEN 应呈现零电导。因此校准完成后，需对 MATCH 的校准系数进行递归校正，直至 OPEN 满足这一条件。

　　除了上述的校准方法外，还有其他的校准方法，比如 OFFSET SHORT 校准（波导校准），因为在晶圆测试上使用相对较少，此处不再赘述。

　　在微波工程领域，关于 “” 校准技术的讨论可能难以达成共识，这困扰了相关领域很多年。比谁是 “” 校准技术更重要的是，真正从每种校准算法的优缺点的角度理解校准算法，并在实际工作中相应地使用它们。全面理解校准原理以及各个校准件如何影响校准原理，对于获得准确且可靠的校准结果至关重要。表 1 总结了上述几种校准算法的特点，并强调了关键校准件。

　　特别提醒，只有完成验证测量时，晶圆上校准才能被认定为成功。验证测量的目的是利用并监控 “Gold” 器件的测量响应 —— 其电气性能已预先知晓，在测量 “Gold” 器件时确认其呈现预期的电气响应，是增强校准流程可信度的关键。

　　去嵌：获取准确测试结果一公里

　　晶圆级射频与微波器件的表征涉及特定技术和流程，通常引入原始（RAW）器件和被测器件（DUT）的概念，以及阐述二者之间实际链路来表示去嵌。首先，去嵌可定义为将微波测量参考平面移至目标 DUT 层级的数学过程，该过程通过简单的数学算法实现，但依赖于对 DUT 及额外去嵌结构的认知。根据去嵌类型，可将其分为集总元件法（如 Open、Open - Short、Thru、Open - Short - Thru 等）和分布参数法（如 L - 2L 法）。

　　RAW 与 DUT：晶圆测试结构的椟与珠

　　RAW 原始器件指的是为晶圆级测试而设计的实际集成电路器件，通常由实际被测器件（DUT）和一些互连结构组成，例如用于晶圆级测试的走线和焊盘。晶圆级测试的集成电路器件设计没有通用的布局或模式，因为实际布局由器件特性决定，如图 7 的示例布局所示，每个被测器件都有其独特的特性，在为晶圆级实验设计相应的原始器件时，必须对其进行适当处理。

　　图 7 RAW 与 DUT：a）电感 RAW b）DUT 电感 c）电容 RAW d）DUT 电容 e）传输线 RAW f）DUT 传输线

　　为每种器件类型设计原始器件（RAW）测试结构需从被测器件（DUT）本身入手。如图 7 所示，实现 DUT 与晶圆探针 PAD 互连的走线存在显著差异，器件尺寸及其电气特性决定了每个 DUT 都需要专属的 RAW 设计。例如，电感器本质上更容易与 GSG 测试结构金属走线产生磁耦合，而小电容则需通过双端口测量进行计算。另一个例子是传输线 DUT，其信号线宽度远小于 GSG 测试结构的焊盘，这种几何失配可能在高频下引发信号反射，从而减小有效带宽。因此，每种器件类别都需根据其电气特性单独处理，理解每个 DUT 背后的物理机制是成功完成表征的关键。

　　为何需要 RAW 器件和去嵌？答案源于晶圆级器件特点 —— 通常情况下，DUT 的尺寸远小于测量中使用的共面探针，因此晶圆探针测试只能通过 RAW 实现，那么自然就会涉及到去嵌这个环节。

　　各显神通的去嵌算法

　　在射频与微波器件的晶圆级建模中，根据电路元件的物理尺度与工作波长的关系，可将分析方法分为集总元件法和分布参数法。这两种方法的差异在于如何处理电磁场在器件中的传播特性，其选择直接影响校准精度和测量带宽。一般而言，理解集总与分布参数法的适用边界，是实现高精度晶圆级微波测量的基础。

　　Open 去嵌：简单的集总元件去嵌方法

　　为了去除在片测试的寄生效应，WIJNEN P. J. V. 等提出了 Open 去嵌方法，也是常用的单步去嵌方法。该方法仅考虑并联耦合效应，例如 PAD 与地之间的耦合效应，以及输入和输出 PAD 之间的并联耦合效应。这种方法仅需要一个去嵌结构（如图 8 所示）就能去除 RAW 中的相关寄生，方法简单且准确度高。