在半导体制造领域，0.18um 逻辑工艺流程是一项关键且复杂的技术，它对于实现高性能、高集成度的半导体器件起着至关重要的作用。下面将对这一工艺流程进行详细的解析。
浅沟槽隔离（STI）
此步骤是整个工艺流程的重要基础。初始选用 p 型硅晶圆，其电阻率为 8 - 12Ωcm，先生长 350A 的起始氧化层并进行激光打标。随后去除起始氧化层，对有源区（AA）进行湿法预清洁，采用 HSO/HF/APM/HPM 溶液，其中 APM 为 NHOH/HO/HO，HPM 为 HCl/HO/HO。接着在炉管中生长 110A 的 PAD OX，目的是增加粘附性并释放 SiN 的应力。之后沉积 1625A 的 SiN 作为掩膜制作场氧化层（FOX），不过在 SiN 覆盖区边缘会形成鸟嘴状氧化层（Bird's Beak），其大小与坡度可通过改变 SiN 与 Pad OX 的厚度比以及 FOX 的温度与厚度来控制。在 AA 光刻前，通过氧气氧化形成 320A 的 SiON 以防止 footing 的形成。然后进行 AA 刻蚀，刻蚀 SiN/Ox 和 Si 3500A，角度为 80°，再用 100:1 HF 浸泡 30s，用 HSO + HO去除光阻。之后再次进行 HSO/HF/APM/HPM 预清洁，在 1000℃下干氧生长 200A 的 lining OX 修复刻蚀损伤，并在 1100℃退火 120min。之后采用高密度等离子体（HDP）沉积 5800A 的 OX，经过 STD 清洁（SC - 1→QDR→SC - 2 →QDR→SPIN DRY，SC1 为 NHOH、HO、HO，比例通常为 1:1:5 至 1:2:7；SC2 为 HCl、HO、HO，比例通常为 1:1:6 至 1:2:8；QDR 为快速排水冲洗），并在 1000℃下进行 N快速热退火（RTA）20s 使 OX 致密化。接着进行光刻和刻蚀氧化层，控制 SiN 损失小于 200A，CMP 前厚度为 6000±300A。再进行 trench OX 化学机械抛光（CMP），用去离子水 + HF 清洗，post CMP 厚度为 3400±400A。用 50:1 HF 60s + 175℃ HPO 60min 去除 SiN，50:1 HF 2.5min 去除 Pad OX，刻蚀速率为 55A/min，之后进行 HSO/HF/APM/HPM 预清洁，在 920℃下干氧生长 110A 的 SAC OX。
阱定义和阈值电压 VT 调整
这一步骤对于防止噪音和闩锁效应至关重要。首先进行 P 阱光刻和离子注入，次离子注入较深且能量高，用于调节阱的浓度，降低阱的电阻，有效防止闩锁效应（Latch Up）。接着进行 NAPT 注入，第二次离子注入较浅且能量低，用于调节沟道浓度，防止器件源漏穿通漏电（APT = Anti - Punch Through）。然后进行 VTN 注入，第三次离子注入主要集中在表面，能量很低，主要用于调节器件的阈值电压，注入 B 会使阈值电压升高，注入 P 则使阈值电压降低。之后进行 N 阱光刻和离子注入，以及 PAPT 注入和 VTP 注入。去胶并进行 STD 清洁（APM/HPM），目的是激活杂质便于移除，再进行离子注入损伤退火，在 1000℃下 N氛围中退火 10s，使硅原子恢复到初始位置。
双栅极形成
先使用 50:1 HF 2.5min 去除氧化层，刻蚀速率为 55A/min，然后进行 HSO/HF/APM/HPM 预清洁。在 800℃下湿氧生长 50±4A 的 Gate1，接着进行光刻，挡住部分 Gate1，用 50:1 HF 75s 去除多余 Gate OX，刻蚀速率为 55A/min，再用 HSO + HO去胶。之后再次进行 HSO/APM/HPM 预清洁，在 750℃下湿氧生长 32±2.5A 的 Gate2。然后在 650℃下沉积 2000A 的 UPY 多晶硅栅电极。用 320A 的 SiON 作为抗反射涂层（BARC）进行光刻，Poly gate 刻蚀后用 50:1 HF 5s + HPO 7min 去除 SiON，再用 APM/HPM 进行清洗，在 1050℃下进行快速热氧化（RTO）形成 15A 的 poly oxidation。用光阻分别覆盖 N 阱和 P 阱，进行相应的 N pocket 和 NLDD 离子注入以及 P pocket 和 PLDD 离子注入。
N/PMOS 形成
首先用光阻覆盖 P 阱，对 N 阱进行 PLDD，在 950℃下进行 RTA 20s 促进离子扩散。然后用光阻覆盖 N 阱，对 P 阱进行 NLDD。去胶后进行 STD 清洗（APM 5min/HPM 3min），接着在 680℃下沉积 lining TEOS 150±20A，在 650℃下沉积 SiN spacer 300±30A，在 680℃下沉积 composite spacer 1000±100A（TEOS），并进行侧墙刻蚀去除水平方向的 SiN 和 SiO。之后进行 n + 源漏光刻、离子注入、去胶，在 1025℃下 N氛围中进行 RTA 20s；p + 源漏光刻、离子注入，去胶后进行 STD 清洗，沉积 350±30A 的 SAB OX（选择性吸收埋氧层），在 1015℃下 N氛围中进行 RTA 10s。
自对准硅化物（salicide）形成
先进行 SAB 光刻和 SAB OX 刻蚀，在金属沉积前用 100:1 HF 浸泡 1min，然后进行 Ar 溅射预清洁 50A 自然氧化物，接着溅射沉积 85A 的 Co 和 200A 的 TiN。在 500℃下 N氛围中进行 RTA 30s 形成硅化物 CoSi，用 APM 5min/HPM 10min 去除未反应的 Co/TiN，在 850℃下 N氛围中进行 RTA 30s 改变 CoSi 薄膜特性。
离子注入和退火条件
此部分是确保半导体器件性能的关键环节，不同的离子注入和退火参数会直接影响器件的电学性能。在前面各个步骤中的离子注入和退火操作都有其特定的作用和目的，例如阱定义和阈值电压调整步骤中的离子注入和退火是为了优化器件的电学特性，防止闩锁效应和源漏穿通漏电等问题。
层间介质（ILD）和接触钨塞（contact W plug）
先沉积 400A 的 SiON 作为 B、P 的扩散阻挡层，进行 scrubber 清洁后，沉积 BPTEOS 2000±200A，在 650℃下 N氛围中保温 30min 使 BPTEOS 回流。然后进行 Caro 清洁（Piranha Clean，HSO:HO = 2~4:1，在 130℃高温下浸泡 10~15 分钟），再沉积 10500A 的 PETEOS。用 CMP 磨掉 ILD 5 kA，用去离子水 / HF 清洗，再次进行 Caro 清洁。之后沉积 600A 的 SiON 作为 BARC，进行 scrubber 清洁后，进行 contact 光刻和刻蚀，去胶后再进行 scrubber 清洁。接着沉积阻挡层，先进行 Ar 预清洁 100A，再进行离子化金属等离子体（IMP）200A 的 Ti 沉积和化学气相沉积（CVD）50A 的 TiN 沉积，在 690℃下 N氛围中进行 RTA，进行 scrubber 清洁后，在 425℃下沉积 3300±300A 的钨，用 CMP 磨平钨。
金属和通孔
首先进行 Metal 1 溅射沉积，依次沉积 Ti 200A/TiN 250A/AlCu 4KA/Ti 50A/TiN 350A，进行 scrubber 清洁后，进行 Metal 1 光刻和刻蚀，使用 320±30A 的 SiON 作为 BARC。接着进行 IMD 1 沉积，包括 300±30A 的 SRO（富硅氧化物）、6000A 的 HDP FSG（高密度等离子体氟硅玻璃）和 11500A 的 PE FSG（等离子体增强氟硅玻璃），进行 IMD CMP 去除 11K 后，用去离子水 / HF 清洗，进行原位 N处理，再沉积 2k 的 USG（未掺杂硅玻璃）修复 CMP 划伤。然后进行通孔 via 1,2,3,4,5 的光刻和刻蚀，使用 600A 的 SiON 作为 BARC。之后进行 via 1,2,3,4,5 的粘附层处理，先在 300℃下烘烤 30min 去除水汽，再沉积阻挡层，进行 Ar 溅射 130A/IMP Ti 160A/CVD TiN 70A，在 425℃下沉积 3300±330A 的 W，用 CMP 去掉 3.3K 的 W，然后溅射沉积 Ti 200A/TiN 250A/AlCu 4kA/Ti 50A/TiN 350A 形成 Metal 2,3,4,5，进行 scrubber 清洁。接着进行 Metal 2,3,4,5 的光刻和刻蚀，使用 320±30A 的 SiON 作为 BARC。之后进行 IMD 2,3,4,5 沉积，包括 300±30A 的 SRO 和 17500A 的 HDP FSG，进行 IMD CMP 去除 11kA，进行 N处理，沉积 2kA 的 USG。然后进行 via 5 的光刻和刻蚀。进行 Metal 6 沉积，先在 300℃下烘烤 30min，沉积阻挡层 Ar 溅射 130A/IMP Ti 160A/CVD TiN 70A，在 425℃下沉积 3300±330A 的 W，进行 W CMP，进行 scrubber 清洁，溅射沉积 Ti 200A/TiN 250A/AlCu 8kA/TiN 375A 形成 Metal 6，进行 scrubber 清洁，并进行 Metal 6 的光刻和刻蚀。
顶部金属 / 钝化层
钝化层包括 HDP OX 10000A、SRO 1500A 和 PESIN 6000A，进行 scrubber 清洁后，进行钝化层光刻和刻蚀，在 410℃下进行合金化处理。
通过对 0.18um 逻辑工艺流程的详细解析，我们可以看到半导体制造过程的复杂性和精密性，每一个步骤都对终产品的性能产生着重要的影响。
