PCB 布局与电源设计

　　在电子设备的设计中，PCB 布局与电源设计是至关重要的环节，它们直接影响着设备的性能、稳定性和可靠性。下面将详细介绍 PCB 布局与电源设计的相关要点。
　　1、电源需求整理 —— 电源树
　　我们需根据电源专题整理出 “电源树”。电源专题，需要全面分析电源需求，涵盖每种电源的电压范围、电流需求、动态响应以及上电时序等方面；时钟专题，则要针对每个时钟的输入电平标准、频率、抖动等参数以及时钟时序进行考量，并按照各种时钟解决方案进行优化。每个管脚的用途、连接方式以及对接管脚的电平是否满足要求，都需要分析清楚并文档化。
　　例如电源专题，芯片厂家给出的是一些针对其自身器件的要求，像 Intel 对其电源上电时序之间的耦合关系的要求和一些先后顺序的描述。然而，我们该如何实现这些要求呢？另外，电路板上还有其他器件，如网卡、FPGA 等，它们也有复杂的供电方案和一定的上下电时序要求。并且，这些器件之间有些电源是相同电压的，为了简化设计，绝大多数情况会使用一个电源给所有相同电压的器件进行供电。例如 3.3V 电源很可能只有一个电源输出，但要给所有使用 3.3V 电压的器件都供电。这样就使得各器件的电源需求耦合在一起，我们需要综合考虑所有用电器件的需求以及它们自身的上电时序要求。
　　我们会先梳理出所有器件的用电需求，然后合并共性需求，整理出整个单板的供电需求以及供电时序的要求。之后，再根据这个需求，设计整板的电源方案，选择合理、可靠且性价比高的电源方案，实现整板电源方案。先形成功能框图，进行评审。
　　关键图表和文档
　　电源需求分析表：详细列出所有器件的电源需求，包含电压范围、电流需求、动态响应和上电时序等信息。
　　共性需求合并图：清晰展示不同电压的器件合并后的供电需求。
　　整板电源方案框图：直观呈现整板的电源架构设计，包括各个电源模块和它们之间的连接关系。
　　上电时序图：详细说明各个电源模块的上电顺序和时序要求，确保满足所有器件的需求。
　　至此，我们就整理清楚了电源设计的需求。
　　2、根据电源输入和输出情况，思考电源 “模块” 的布局
　　电源的输入一般是一种电源，通过背板、适配器、PoE、USB 等形式进行直流输入。通常，电源的输入比较单一，或者是多路输入但进行合路设计。
　　电源的输出，是上一小节整理的电源用电器件的各种电源种类的整理合并。然后我们根据器件的位置关系，整理出大致的一个器件布局。
　　当然，器件布局的分布跟很多因素有关，此处我们不展开。但在优化走线、散热、结构、干扰等因素之后，我们重点关注主芯片的 “大电流” 电源的位置。我们首先应该优先考虑主芯片及配套大功率芯片（例如：DDR）的电源管脚分布。特别是要根据主芯片的电源分布情况，考虑 “关键电源平面” 的分配。我们需要考虑各种电源从哪个平面流入 CPU，在完成 “流入” 这个任务时，需要尽可能做到以下几点：
　　各个电源平面减小 “耦合”，避免各种电源平面交织在一起。
　　用的路径完成任务，避免 “绕远路”。
　　减小 “换层”。
　　关键的电源尽可能保证是 “完整的电源平面”。
　　所以我们在动手布放 “DC/DC” 电源的时候，要先考虑电源流向，做好规划。硬件工程师需要构想出整个供电的拓扑，真实的拓扑比描述的要复杂很多。
　
　　3、输入电源不要满板跑
　　这是一条很容易被大家忽略的简单原则。
　　，输入电源是外部供电，其引入的干扰不可控。
　　第二，输入电源给每个 DC/DC 供电，每个 DC/DC 的输入电容都往往会有大功率的电流跳变，需要控制这个电流环的大小。
　　第三，即使控制了空电流环的大小，输入电源与 DC/DC 之间仍然会形成跳变的电流环，形成一个感性干扰源。
　　我们既要控制红色的环，也要控制黄色的环。

　

　　4、Buck 电路的输入电容尽可能靠近上管和下管
　　就是要让图中描述的高频电流环尽可能的小。首先，我们需要找出不同拓扑的高频电流环路。如图所示，虚线的环路便是 di/dt 变化比较大的电流高频环路。可以看到 BUCK 电路，电流高频环路存在于输入电容和两个开关管（或者一个开关管和一个二极管）形成的闭合环路，而 BOOST 电路作为对偶拓扑，电流高频环路存在于输出电容和两个开关管。而 SEPIC 电路的电流高频环路存在于两个开关管和两个电容形成的环路中。
　　可以看到高频电流环路存在于开关管和连接开关管的电容形成的回路，因为电流变化剧烈的通常在开关管之间，电流是在两个开关管之间切换，而通常电感由于电流不能突然变化，di/dt 受到限制，不是我们重点考察高频电路环路的部分。
　　找到高频电流环路后，我们需要抑制该噪声源引起的近场磁场。有效的方式就是减少该环路的面积，通常电流大小需要满足功率输出的要求，不能随意减小。
　　对于高频电流环路来说，减小环路面积还要特别注意输入电容的放置。如图所示，将电容放置在芯片背面（减小了和开关管的距离），所测得噪声大小要远小于其他两种方式（电容放在侧面和用较长的引线连接电容）。

　　随着先进封装的发展，更多的芯片将输入电容集成到芯片中，可以进一步减小高频环路的面积，以获得更好的 EMC 特性。分别测试集成电容和未集成电容的两颗芯片 A 和 B，同样的芯片和 PCB 布局，可以看到 CISPR25 传导高频部分，集成电容的芯片具有更低的高频噪声，具有较大的优势通过传导测试。

　　5、去耦电容尽可能靠近 “用电器件”
　　我们只有搞清楚去耦电容的作用，才能知道如何正确布放它。终我们要求在用电器件的接收端接收到良好质量的电源，就需要消除整个电源平面的所有噪声。电源的噪声来源主要有以下几个方面：稳压芯片输出的电压不是恒定的，会有一定的纹波；稳压电源无法实时响应负载对于电流需求的快速变化，稳压电源响应的频率一般在 200kHz 以内能做正确的响应，超过这个频率则在电源的输出短引脚处出现电压跌落；负载瞬态电流在电源路径阻抗和地路径阻抗产生压降；外部的干扰。
　　此处提到 “负载瞬态电流”，这个问题不是由电源输出端的电源模块或者电源芯片所产生，而是由用电负载自身的负载变化所产生，这个负载变化又是由于大量数字信号在 “跳变” 所产生。集成电路是由无数的逻辑门电路组成，基本的输出单元我们可以看成是 CMOS 反相器。当控制信号是一个低电平的时候，上面 PMOS 打开，此时输出是高电平。打开的瞬间，VCC 通过 L_VCC和 R，对芯片 B 的输入管脚进行充电。当控制信号是一个高电平的时候，下面的 NMOS 打开，此时输出的是低电平。打开的瞬间，芯片 B 的输入管脚储存的电量经过 NMOS 进行放电。在 CMOS 反相器输出状态发生变化的时候，流过的电流正是变化的电流。于是，在走线、过孔、平面层和封装（键合引线、引脚）等这些具有电感的连接部件上，便会感应出电压。例如标准的 GND 地电位应该是 0V，但是芯片与地之间的链接部件存在电感，就会感应出电压 V_GND，那么芯片上的 “地” 电位就被抬高了，高于 0V。当 CMOS 输出信号同时从低电平到高电平切换时，VCC 上会观测到一个负电压的噪声，同时也会影响到 GND，并有可能引起一个振荡。当输出信号从高电平到低电平切换时，GND 上会观测到一个正电压的噪声，同时也会影响到 VCC，并有可能引起一个振荡。
　　image
　　一个 CMOS 会造成这样的干扰，如果有很多 CMOS 同时工作，用电器件对电源平面和 GND 平面造成的干扰会很严重。这就是随着芯片的管脚越来越多，电流越来越大，集成度越来越高，我们不得不非常重视电源完整性的原因。具体表现如下：
　　（1）芯片的集成度越来越大，芯片内部晶体管数量也越来越大；晶体管组成内部的门电路、组合逻辑、延迟线、状态机及其它逻辑。
　　（2）芯片外部电源引脚提供给内部晶体管一个公共的电源节点，当晶体管状态转换时必然引起电源噪声在芯片内部传递。
　　（3）内部晶体管工作需要内核时钟或是外部时钟同步，但是由于内部延迟及各个晶体管不可能严格同步，造成部分晶体管完成状态转换，另一部分可能处于转换状态，这样一来处于高电平门电路的电源噪声会传到其它门电路的输入部分。
　　经过上面分析，我们就很容易理解为什么要将去耦电容靠近用电器件的电源管脚放置了。去耦电容（decoupling capacitor）通常被用于电源系统中，目的是提供对电源噪声的短时、高频响应，以维持稳定的电源电压供应给集成电路（IC）或其他用电器件。将去耦电容放置在靠近用电器件的位置有几个关键的理由：
　　降低电感效应：在电源供电线路中，电源线和地线都有一定的电感。当用电器件瞬时需要大电流时，由于电感的存在，线路中会产生电压降，导致用电器件供电电压下降。通过在用电器件附近放置去耦电容，可以在用电瞬间提供瞬时电流，抵消电感引起的电压降。
　　降低电源回路的阻抗：去耦电容在高频上具有较低的阻抗。将去耦电容放置在用电器件附近，可以降低电源回路的总阻抗，使电源更容易提供瞬时高频电流需求。
　　减小电压波动的传播：电源线路上的电压波动会沿着线路传播。通过将去耦电容靠近用电器件，可以减小电压波动的传播距离，确保用电器件获得更稳定的电源电压。
　　化电源噪声对邻近电路的影响：去耦电容可以吸收电源线上的噪声，防止噪声通过电源线传播到邻近的电路。这对于保持邻近电路的稳定性和性能至关重要。
　　因此，为了地提高去耦电容的效果，它通常被放置在用电器件附近，以确保对瞬时电流需求的快速响应，并化电源系统中的电感和电阻的影响。
　　小封装和小容值的去耦电容更应该靠近电源管脚，主要原因与这些电容的高频响应和电流传输的特性有关。
　　高频响应：小封装和小容值的电容通常在高频范围内具有更好的响应特性。由于高频信号的波长短，电容的物理尺寸和电感对其阻抗的影响较小。因此，小型电容更能够提供对高频噪声的有效去耦。
　　电流传输速度：小封装的电容通常具有较低的等效电感，使其能够更快地传输电流。在高频情况下，电流需要迅速响应用电器件的需求。通过将小电容靠近电源管脚，可以降低电流路径的电感，提高对瞬时电流需求的快速响应能力。
　　电源噪声的局部处理：小容值的电容主要用于处理局部的、瞬时的高频噪声。通过将这些电容靠近电源管脚，可以在电源引入电路板或芯片的地方提供即时的去耦效果，而不是在较远的位置。这有助于保持用电器件的电源稳定性，减小对整个电路的影响。
　　采用小封装和小容值的去耦电容靠近电源管脚，有助于优化高频噪声去耦效果，并提供对瞬时电流需求的快速响应。这样的设计有助于维持用电器件的稳定性和性能。
　　安装电容时，要从焊盘拉出一段引线通过过孔和电源平面连接，接地段也一样。则电容的电流回路是：电源平面→过孔→引出线→焊盘→电容→焊盘→引出线→过孔→低平面。放置过孔的基本原则就是让这一环路面积，减小寄生电感。下图显示几种安装方法：
　　种方法从焊盘引出很长的线然后连接到过孔，这会引入很大的寄生电感，一定要避免这样做。
　　第二种方法在焊盘二端打过孔，比种方法环路面积小得多，寄生电感也较小，可以接受。
　　第三种方法在焊盘侧面打孔，进一步减小了环路面积，寄生电感比种更小，是比较好的方法。
　　第四种方法焊盘二侧面打孔，和第三种方法相比，电容的每端都是通过并联的过孔接入电源和地平面，比第三种的寄生电感还小，只要空间允许，尽量使用。
　一种方法在焊盘上直接打孔，寄生电感，但是 PCB 需要做塞孔处理，否则焊接会出现漏锡的情况。