如今，电子设备的普及和小型化趋势使得电磁干扰（EMI）成为电路设计人员面临的严峻挑战。在通信、计算和自动化等领域，电路需要紧密协作，同时产品还必须满足各国政府制定的电磁兼容性（EMC）规定。例如，美国联邦通信委员会（FCC）依据美国国家标准协会（ANSI）的标准 C63.4 对商业电磁辐射源进行监管，欧盟国家也对电子设备的电磁辐射和抗扰度有着明确要求。此外，国际电工委员会（IEC）61000 标准和国际无线电干扰特别委员会（CISPR）32 标准分别涵盖了商用产品的抗扰度要求和传导、辐射发射限制。美国和欧盟以外的许多国家要么遵循 FCC 或欧盟的 EMC 要求，要么有自己类似的规定。
在特定设备如智能电表中，低 EMI 的需求尤为明显。智能电表作为未来能源分配的关键组件，通过无线通信连接向电力公司和终端用户提供实时用电数据。然而，其内部的射频（RF）发射器电路与电能计量电路板通常位于同一外壳内，因此必须尽量减少计量电路的辐射发射，以免干扰工作在 800MHz、900MHz、1,800MHz、2,100MHz 或 2,700MHz 等频段的射频通信。同时，计量电路还需要具备抗电磁易感性，以避免因射频噪声注入而产生计费误差。
德州仪器在《适用于隔离式 ADC 信号链解决方案的低 EMI 设计》一文中，深入解释了 EMI（特别是辐射发射）的来源，并介绍了一系列减少模拟信号链 EMI 的技术。辐射发射的主要来源包括开关信号、开关稳压器、输入 / 输出缓冲器、IC 内部的谐波、寄生参数以及静电放电事件等。以德州仪器的 AMC131M03 电隔离模数转换器（ADC）为例，其内部的开关直流 / 直流转换器、数字隔离、时钟信号等都是重要的辐射源。
为了限度地减少 EMI，常见的 PCB 设计技术包括：
正确接地：合理接地可避免接地环路形成天线，使用接地平面有助于减少环路面积和提供信号返回路径，但在某些情况下需注意避免接地平面成为天线。
元件放置：尽量缩短信号线长度，尤其是高速信号，同时将数字和模拟元件分开，减少干扰。
直而短的布线：高速布线应采用直线并尽可能缩短，避免直角以减少反射和信号损失。
使用去耦电容器：将去耦电容器放置在靠近 IC 电源引脚的位置，为高频噪声提供接地返回路径。
受控阻抗：控制信号布线的阻抗，使其与信号源和负载的阻抗匹配，防止信号反射。
屏蔽：在 PCB 的某些区域使用金属屏蔽层或屏蔽材料，防止辐射发射。
使用滤波器：在电源电路中使用滤波器，阻挡引起辐射发射的特定频率。
层堆叠：在多层 PCB 中，交替使用电源层和接地层，减少环路面积和提供信号返回路径，顶层和底层接地层可作为内部信号层的屏蔽场。
避免时钟谐波：采用展频技术分散时钟信号产生的谐波，减少其对电路其他部分的干扰。
EMI 仿真：利用辐射发射仿真工具在 PCB 设计阶段预测和减少 EMI。
通过图 4 和图 5 所示的 AMC131M03 的 PCB 布局对比，可以清晰看到不同布局对辐射发射的影响。良好的布局能够有效减少辐射发射，而不良布局则会显著增加辐射。图 6 和图 7 的测量结果显示，采用良好布局的 AMC131M03 PCB 符合 CISPR 11 A 级和 B 级标准，裕度为 13dB，为市场上具有数据和电源增强型隔离功能的 ADC 提供了超低辐射发射性能。
为确保电子电路按设计运行，必须在元件、电路板、系统和整个系统层面提供 EMI 保护。本文介绍的技术可在 PCB 设计层面有效减少 EMI，并可应用于电能计量的具有增强隔离功能的一流精密 ADC 信号链，帮助设计实现相关 EMC 标准要求的足够裕量。
