信号完整性要点大揭秘

　　在当今电子技术飞速发展的时代，信号完整性问题日益凸显。几十年前，信号的时钟频率通常低于 10Mhz，电路板设计的重点仅仅是在双层板上实现元件封装间的互连。那时，传输线对整个系统的性能几乎没有影响，甚至可以认为传输线对于信号而言是透明的或者不存在的。这是因为对于 10M 的时钟频率，信号的上升时间约为 10ns，在这种情况下，电路无论是搭建在面包板、调试板还是终的 PCB 产品上，都能够正常工作。
　　然而，如今信号的时钟频率已经远远高于 100MHz，并且仍有持续升高的趋势。对于 100MHz 及以上的信号，其上升时间仅有 1ns 甚至更低。在这样的高频高速领域，传输线对信号的影响变得愈发重要。
　　信号完整性研究的问题可以归结为传输线对数字信号的电压电流波形的影响，这种影响主要分为三大类：时序、噪声和电磁干扰。时序问题主要探讨在时钟周期逐渐变短的情况下，如何在一个时钟周期内完成一系列必要的操作，这些操作是电路功能得以实现的基础，例如开关时间、信号到开关输出端口的时间以及信号在开关输入端口必须等待的时间等。时序问题是数字电路尤其是基于 FPGA 或者 ASIC 的逻辑设计中必须考虑的重要因素，但本专栏暂未对时序相关的设计进行深入讲解。
　　噪声，从广义上来说，是指有用信号之外的所有非预期信号的总和，这些信号对电路性能有着至关重要的影响。电磁干扰在一定程度上可以被视为噪声的一种来源，即非预期信号是由电磁干扰产生的部分。噪声和电磁干扰对电路信号完整性的研究是本专栏的重点内容。