高扇出信号线优化技巧(下)

时间:2025-08-28

在上一篇文章中,我们对高扇出信号线的基本概念、查询方法以及综合和逻辑优化阶段的应对策略有了一定的了解。接下来,我们将继续深入探讨在布局、布局后优化以及物理优化阶段,如何对高扇出信号线进行有效优化。

布局阶段的优化策略


在全局布局中,尤其是在 PSIP 中,会进行多种复制优化操作。关键单元优化适用于负载数小于等于 30 的关键信号线的复制;扇出优化则针对负载数大于 30 且小于等于 100 的关键信号线;超高扇出优化会对驱动高扇出信号线(扇出大于 1000,裕量小于 2.0 NS)的寄存器进行复制;按 SLR 进行复制优化会对驱动其他 SLR 内关键负载的 FF 进行复制;动态 / 静态区域接口信号线复制会对 DFX 设计的每个静态区域 / 动态区域的驱动程序进行复制,但需要注意的是,在 Versal 默认流程和 Explore 流程中,该优化已停用。
除了上述优化,还可以通过一些属性来影响高扇出信号线的初始布局。


布局后优化操作


在布局后流程中,有一个重要的操作是 BUFG 插入阶段。在这个阶段,工具会将高扇出信号线推广到全局布线。满足特定条件的信号线会被纳入插入考量范围,例如在 Versal 中扇出大于 10,000 的信号线,以及在 UltraScale/UltraScale+ 中扇出大于 1,000 并且所驱动的控制信号裕量大于 1 ns 的信号线。这是一种时序驱动的插入,仅当插入有助于改善时序时才会发生。如果开发者想要关闭此优化,可以在 place_design 命令中使用 -no_bufg_opt 选项。

物理优化阶段的应对方法


在物理优化(phys_opt_design)期间,有多种优化方法可用于应对高扇出信号线,部分优化默认已启用。


上一篇:高扇出信号线的优化策略(上)
下一篇:开关电源共模电感计算的奥秘

免责声明: 凡注明来源本网的所有作品,均为本网合法拥有版权或有权使用的作品,欢迎转载,注明出处。非本网作品均来自互联网,转载目的在于传递更多信息,并不代表本网赞同其观点和对其真实性负责。

相关技术资料