PCIe(Peripheral Component Interconnect Express,高速外围组件互连)是一种高速串行总线标准,用于连接 CPU 与显卡、SSD、网卡等高速设备。其工作原理如下:
PCIe 采用串行传输(而非 PCI 的并行传输),每个设备通过独立的通道(Lane)与 CPU 通信。
每个 Lane 包含 2 对差分信号线(TX 发送 + RX 接收),实现全双工通信(同时收发数据)。
PCIe 协议分为三层:
事务层(Transaction Layer):负责数据包的封装(TLP,Transaction Layer Packet),如读写请求、中断等。
数据链路层(Data Link Layer):负责错误检测(CRC 校验)、流量控制(ACK/NACK 机制)。
物理层(Physical Layer):负责信号编码(如 8b/10b 或 128b/130b)、串行化/解串行化(SerDes)。
PCIe 支持 x1、x2、x4、x8、x16 等不同通道数,带宽随 Lane 数倍增。
例如:
PCIe 3.0 x1 = 约 1GB/s(单方向)
PCIe 4.0 x16 = 约 32GB/s(单方向)
PCIe 支持热插拔(需操作系统配合),设备插入时可自动协商速度和 Lane 数。
| 特性 | PCIe(PCI Express) | PCI(Parallel PCI) |
|---|---|---|
| 传输方式 | 串行(差分信号,点对点) | 并行(共享总线,多设备竞争) |
| 带宽 | 可扩展(x1/x4/x8/x16),单 Lane 带宽高 | 固定(133MB/s @ 32-bit/33MHz) |
| 拓扑结构 | 点对点连接,无总线冲突 | 共享总线,多设备需仲裁 |
| 协议效率 | 分层协议,支持数据包(TLP)和错误恢复 | 简单协议,无流量控制 |
| 兼容性 | 不兼容 PCI,需桥接芯片 | 旧设备仅支持 PCI |
| 延迟 | 更低(直接点对点通信) | 较高(总线仲裁和共享延迟) |
| 应用场景 | 显卡(x16)、NVMe SSD(x4)、高速网卡 | 旧式声卡、低速扩展卡 |
PCIe 是串行总线,PCI 是并行总线 → PCIe 速度更快、延迟更低。
PCIe 采用点对点架构 → 无总线竞争,支持多设备同时高速通信。
PCIe 带宽可扩展 → 通过增加 Lane 数(如 x16)提升吞吐量。
PCIe 支持现代特性 → 如热插拔、电源管理、虚拟化(SR-IOV)。
免责声明: 凡注明来源本网的所有作品,均为本网合法拥有版权或有权使用的作品,欢迎转载,注明出处。非本网作品均来自互联网,转载目的在于传递更多信息,并不代表本网赞同其观点和对其真实性负责。