RS触发器及主从触发器的工作原理是什么?

1. RS触发器（基本锁存器）

功能：简单的双稳态存储单元，通过两个输入（Set 和 Reset）控制输出状态。

(1) 基本结构

• 组成：两个交叉耦合的NOR门或NAND门（结构不同，逻辑表略有差异）。

• 输入输出：

  • NOR门实现：

    • S（Set）：高电平有效，置位输出 Q=1。

    • R（Reset）：高电平有效，复位输出 Q=0。

    • 禁止状态：S=1, R=1（输出不确定，需避免）。

  • NAND门实现：

    • S 和 R 为低电平有效（逻辑相反）。

(2) 真值表（NOR门版本）

注：S=1, R=1 时，Q=Q'=0（违反互补性），实际电路可能振荡或不确定。

(3) 工作原理

• 置位（Set）：S=1 → 强制 Q=1，Q'=0（无论原状态如何）。

• 复位（Reset）：R=1 → 强制 Q=0，Q'=1。

• 保持：S=0, R=0 → 输出维持前一状态（依赖反馈环路）。

缺点：

• 直接受输入变化影响（无时钟控制），易受干扰。

• 存在禁止状态（需约束输入）。

2. 主从触发器（解决时序问题）

功能：通过两级触发器（主+从）和时钟信号（CLK）实现同步控制，避免竞争冒险。

(1) 主从RS触发器结构

• 主触发器：在CLK高电平期间接收输入（S, R）。

• 从触发器：在CLK下降沿将主触发器状态传递到输出。

• 时钟隔离：主、从触发器交替工作，确保输出稳定。

(2) 工作原理（以主从RS触发器为例）

1. CLK=1（高电平）：

   • 主触发器接收输入（S, R），状态根据RS规则更新。

   • 从触发器被封锁（保持原状态）。

2. CLK下降沿（1→0）：

   • 主触发器停止接收输入，状态锁定。

   • 从触发器读取主触发器的状态，更新输出 Q 和 Q'。

3. CLK=0（低电平）：

   • 主触发器被封锁，输入变化无效。

   • 从触发器维持输出不变。

(4) 主从触发器的优势

• 抗干扰：输出仅在CLK下降沿变化，输入噪声在非时钟边沿无效。

• 同步控制：适合时序电路（如计数器、寄存器）。

缺点：

• 仍存在“变化”问题（CLK=1期间输入变化可能导致误动作）。

3. 对比总结

4. 扩展：主从JK触发器

• 改进RS触发器：通过反馈消除禁止状态（J=1, K=1 时翻转输出）。

• 主从结构：类似主从RS触发器，但更灵活。

总结：

• RS触发器是基础存储单元，但需避免冲突输入。

• 主从触发器通过时钟同步解决时序问题，是时序电路的设计。

• 实际应用中，更常用 JK触发器 或 D触发器（无禁止状态）。