在
电子电路设计领域，电源完整性（PI）是一个至关重要的概念。它与信号完整性（SI）、电磁干扰（EMI）密切相关，共同影响着电子系统的性能和稳定性。下面我们将详细介绍电源完整性的基础知识。
电源完整性与电源工程师工作的区别 在刚接触信号完整性时，很多人容易混淆电源完整性（PI）和电源工程师的工作。实际上，二者有着明显的区别。电源的产生与转化，例如常见的 Buck 电路、LDO（低压差线性稳压器）、DC - DC（直流 - 直流转换器）等源端部分的设计和确定，是电源工程师的工作范畴。电源工程师还会进行电源的可靠性设计与测试，像耐压余量、耐电流余量的计算，以及过压、过温、过流等保护设计。电源领域极为复杂，仅各种拓扑结构就足以让人感到困惑，这是一个值得深入研究的领域。
电源分配网络（PDN） 电源完整性更关注电源路径及终端，也就是电源分配网络（PDN）。PDN 的电流走向是从源端稳压模块（VRM）出发，经过路径（可能是单层直达，也可能通过过孔转换到其他层面），终到达终端，为使用芯片或经过线缆为使用设备提供电源。
电源路径和信号路径存在显著区别。在电源分配网络中，一个电源路径可以在一个节点分成多个路径，或者转换成多个电源，终端可以挂载多个
元器件，呈现出一对多的关系。而信号路径通常只能一对一传输。
为了确保终端设备能获得稳定的电源，必须对电源分配网络进行管控。这就如同信号路径不仅要保证返回电流，还要尽量降低返回路径的阻抗一样。由于电源分配网络是一对多的情况，有效的管控能保证返回电流不相互重叠，避免发生地弹现象，也就是尽量减少开关噪声（SSN）。其基本要求是保证供电电压稳定，通常要将电压波动维持在一个很小的容差范围内，一般在 ±5% 以内。在电源测试中，纹波测试的标准就是 ±5%。
返回电流可分为直流部分和交流部分。直流部分，由于终端设备需要稳定的电压输出，而电源分配网络互连之间存在串联电阻，当直流电流通过时会产生压降，即 IR 压降。当电流发生波动时，压降也会随之变化，这可能会影响终端设备的正常识别。例如，之前的 USB 设备电压值要求为 4.75V。交流部分，当交流电流通过电源路径时，电源分配网络上也会产生电压降，且该压降会随频率变化。由于电源路径的不同（如层数、Shape 宽度等），造成的压降变化也不同，要向终端输出稳定电压难度较大。因此，我们的目标是保证电压变化在一定范围内，即噪声容差。这就引出了目标阻抗的概念，在电源分配网络电流波动的情况下，需要保持电源分配网络阻抗低于目标阻抗。需要注意的是，即使是同一个电源芯片或模块，针对不同产品也会有不同标准；即使标准相同，不同的电源路径和版图走线也会导致结果差异很大。所以，电源分配网络目标阻抗是基本的要求。目标阻抗的管控本质上是路径管控，关键因素包括电源和地平面之间的介质尽量薄，以及走线尽量短而宽。
电源树（Power tree） 在进行先期评估，确定各个电源所需层面和路径时，我们通常会根据相关规范或标准预先制定一个电源树（Power tree）。电源树的概念非常实用，它就像一个主干道有很多分支，分支上还会再有分叉，一直延伸到末端。电源分配网络可以有众多分支，路径上可以挂载很多设备，例如 5V 电源下可以连接 HDD、USB 设备等。电源可以进行分类，比如 12V 的电转换为 5V，5V 总电再分出分支供给各种设备；5V 经过 LDO 转换电路输出 3.3V 电，3.3V 总电再继续分支。同时，要列出各个分支所需电流的大小，这有助于后续的路径规划（为所需电源 Shape 大小提供标准），并给出对应的层面及评估。在进行电源路径规划时，建议先绘制电源树 Power Tree，对设计的终端设备所需电压路径及所需电流大小进行逐一评估。不同产品可能会使用几十种电压值，检查时建议从终端往前反推，以确保没有遗漏。
频段管控 当一款产品使用几十种电压时，每个电压的目标阻抗会随频率变化，此时就需要对路径进行频段分类。
片选电容：芯片由
晶体管组成，无论是 P 沟道还是 N 沟道导通，都会形成栅极电容。随着制程工艺的提升，沟道长度变短，单位面积电容增大。因此，在高频时，片上电容能为电源分配网络提供低阻抗。
稳压模块：稳压模块（VRM）决定了电源分配网络的低频阻抗，其作用是保证输出阻抗低频的阻抗曲线。但在实际中，VRM 没有相关模型，所以仿真曲线显示在低频（10K 以下）阻抗反而较高。
PCB 板级：为确定板级电源分配网络的设计目标阻抗，可先找出上限频率，即 PCB 板的阻抗开始超过目标阻抗时的频率点。若单独分析会比较复杂，简单来说可分为电感和电容两部分。电感方面，要考虑封装引脚、过孔和扩散电感等共同作用。封装引脚串联在芯片焊盘到电路板焊盘之间，可能有数百个电源 / 地平面对，开关数量不同，封装引脚电感也会变化，一般不超过 1nH。过孔及电源 / 地平面上运送电流过程中的扩散电感共同决定了回路电感。电容方面，需从摆放位置、电容容值与个数、反谐振三个方面考虑。不同容值、不同封装的电容耦合半径不同，摆放位置很关键，且电容器组合应尽量靠近封装，以减小电流重叠导致的扩散电感增加。通常在板级应用中，使用较少个数的不同容值的电容器能使阻抗更低，选择不同容值的电容器还可避免反谐振问题。当多个电容并联满足容值要求时，采用同类型（封装相同）的电容。板级电源分配网络设计的频率范围约从 100kHz 到 100MHz，这也是电路板平面和多层陶瓷
贴片电容器（MLCC）发挥作用的频率范围，是仿真时重点关注的范围。以 1.2V 的 CPU 用电为例进行 PDN 阻抗仿真，纹波百分比为 5%，电流为 1.2A，仿真结果表明，是否使能电容对 PDN 阻抗影响很大。
