与单音测试信号相比，双音测试信号可提供更多有关 ADC 性能的信息。您的作者的模型与特定 ADC 的制造商模型非常匹配，因此可以方便地运行误码率模拟。该 ADC 恰好具有非常宽的输入带宽。
对于带宽较低的 ADC，添加如图 1 所示的低通滤波器将提供更好的模型。
图 1. 基于上一篇文章改进的 ADC 模型
此外，正如我们上一篇文章部分中所讨论的，改进的模型将允许添加高达 6 dB 的加性高斯白噪声，以更好地匹配真实 ADC 的本底噪声。
制造商的模型是“行为”模型，而不是模型。与详细的 SPICE 模型或实际物理设备上的测量进行相同的比较。
数模
转换器 (DAC) 模型
参考文献 [19] 到 [26] 提出了某种 DAC 模型，而 [27] 到 [29] 描述了 DAC 的特性，但没有描述模型。在那些提出模型的人中，大多数（[19]、[20]、[22] 和 [23]）提出的模型似乎是 DAC 设计者感兴趣的，而不是用户感兴趣的，给出了详细的特定模型来确定诸如 SNR 之类的东西，或者输出频谱上的时钟抖动。
其他人提出的模型似乎过于简单。这些是[25]，它只考虑了削波而不进行量化；和[26]，它将量化和裁剪建模为加性过程，仅对高斯输入有效。
参考文献 [21] 使用以下公式将 DAC 输出 (y(t)) 建模为 DAC 输入 (x(t)) 的函数：
y(t) = x(t) + y HQ (x(t)) + y CM (x(t)) + y VQ (x(t))
公式1
其中这些是相应的术语：
y HQ (x(t)) 解释“水平量化”（理想时间采样）
y CM (x(t)) 解释“时钟源调制”（时钟抖动）
y VQ (x(t)) 考虑“垂直量化”（幅度量化），包括积分非线性。
这些项的表达式并不是极其复杂，因此这可能会成为 DAC 仿真的良好模型。输入x(t)可以来自调制算法的浮点实现，或者来自具有输出 M 位的定点算法，其中 M > NE；其中 NE 是 DAC 的有效位数。
参考文献[24]提出了一个模型，该模型考虑了微分非线性（DNL）、积分非线性（INL）、增益和偏移误差、毛刺脉冲面积和稳定时间。
[24] 的图 5 显示了该模型的框图。它由加性随机误差组成，对 DNL 进行建模；添加时间的确定性函数来模拟故障；用于模拟 INL、增益和失调误差的多项式函数；延迟和时间转换（文中未解释）；用于模拟稳定时间的低通滤波器；和噪声模型（文中也没有解释）。[24] 中的图 5 可以进行一些修改，生成图 2，它是图 1 中 ADC 模型的逆模型；如果由于量化导致的输出噪声不够，则可以添加附加噪声。
图 2. Naoues, M. 对 DAC 模型的修改；莫什，D.；德霍斯，C.；巴拉克，R.；和加泽尔，A， [24]
读者可能想知道，既然 DAC 的输入已经是数字的，为什么还需要图 2 中的采样器和量化器。
通常，对于模拟，可以使用连续时间浮点算法；将其转换为时钟定点版本是不值得的。（连续时间意味着模拟采样频率足够高，因此不会产生采样效应。）此外，DAC
接口上可用的实际位数（宣传的位数）通常大于 ENOB。
