单片
集成电路 (IC) 是一种所有功能都在单个硅芯片（也称为芯片）上实现的电路。使用极紫外 (EUV) 光刻工艺的芯片的实际尺寸约为 25 mm x 25 mm = 625 mm 2。尽管可以制造更大的骰子，但它们的产量开始迅速下降。因此，针对当今数十亿
晶体管器件的一种解决方案是将设计分解为安装在硅中介层上的多个较小芯片，并以单个封装形式呈现。在这种情况下，较小的芯片被称为小芯片或块，而终器件被称为多芯片系统。
采用基于小芯片的方法有多种优点。这些包括提高产量、降低芯片成本以及利用工艺技术实现不同功能的能力。此外，还增加了灵活性和定制选项，因为设计人员可以针对不同的应用挑选合适的小芯片。这种方法提供了更高的可扩展性，因为更多的小芯片可以通过在不同产品中以各种组合重复使用现有小芯片来满足更高的工作负载需求并缩短上市时间。
像英特尔这样的一些公司多年来一直在使用基于小芯片的技术，但这些公司通常是完全控制整个设计流程的局外人。多芯片系统开发人员的梦想是能够从多个供应商处获取硬小芯片 IP，就像当今的 SoC 设计人员使用第三方供应商的软 IP 功能一样。
人们普遍认为小芯片将为未来的设计提供动力，但未来是什么意思？就在一年前，行业预测广泛采用的时间表将是五到六年。然而，近有几家公司推出了chiplet产品，这表明采用chiplet技术可能会比预期更快。
当然，和往常一样，房间里有一头大象。未来的许多小芯片的尺寸和复杂性将超过当今 IC（ASIC、ASSP 和 SoC）。此外，当今大多数 IC 都采用某种形式的片上网络 (NoC)，它可以被视为跨越整个 IC 的互连 IP。这些基于 NoC 的小芯片如何相互通信？
D2D互联场景
可以识别各种小芯片到小芯片的互连场景。这种互连通常称为芯片到芯片 (D2D)，以避免与印刷电路板 (PCB) 级别的芯片到芯片 (C2C) 互连混淆。首先，考虑一些非相干 D2D 互连的可能性（图 1）。
图 1以下是三个非相干互连示例。动脉
简单的选项仅涉及两个具有直接 D2D 连接的小芯片，如图 1a 所示。更复杂的示例涉及更多数量的骰子（图 1b），但仍然具有直接 D2D 连接和启动时的静态映射模式配置。在涉及小芯片跳跃的间接 D2D 路由的情况下（图 1c），有两种可能性：启动时的静态映射模式配置或运行时的动态映射模式配置。图 1 中的所有三个示例都假设异构骰子，但多个同质（相同）骰子也是一种选择。
接下来，考虑一些相干 D2D 互连示例（图 2）。在这种情况下，除了处理器和加速器缓存等任何芯片上内存之外，我们还展示了 DDR 等外部内存 (MEM) 的可能部署，由较大的灰色矩形表示。这些存储器位于多芯片系统封装外部，需要片上存储器控制器 IP，如较小的灰色矩形所示。
图 2上图显示了三个相干互连示例。动脉
简单的相干互连形式是异构和非对称的，如图 2a 所示。在这种情况下，有一个清晰的主机小芯片连接到外部存储器。另一方面，我们有一个同质且对称的架构（图 2c）。在这种情况下，每个小芯片都可以与自己的内存和所有其他小芯片的内存进行通信。显然，这很快就会变得复杂。此外，设计人员需要非常小心与 D2D 通信相关的任何瓶颈和延迟。
我特别感兴趣的是，当我参加在比利时鲁汶举行的以汽车为中心的 Chiplet 活动时，有人谈论拥有一个特殊的 NoC Chiplet，为所有其他 Chiplet 提供对共享内存的访问同时也充当一种仲裁者（图2b）。这个想法是让这个小芯片（图中显示为 Die X）充当集线器。其他小芯片正在竞争对中央共享内存的访问，因此有必要调节缓存一致性。这种情况允许设计人员将智能构建到集线器中。
更深入的 D2D 互连研究
让我们更深入地了解一下 D2D 互连（图 3）。我们将从小芯片本身使用的 NoC 开始。设计人员可以使用各种 NoC 技术。例如，Arm 的微控制器总线架构 (AMBA) 采用非相干可扩展接口 (AXI) 协议和相干集线器接口 (CHI) 协议。
图 3芯片到芯片 (D2D) 互连示例突出显示了 NoC（左）。动脉
假设设计人员使用 AXI 或 CHI 等 NoC 协议，或者可以生成和接收 AXI 或 CHI 流量的 NoC IP，则任何出站流量都必须打包为某种流接口格式（如 CXS）。然后，打包的数据被传递到链路层控制器和相关的 PHY。
物理层将使用 Bunch of Wires (BoW)、Universal Chiplet Interconnect Express (UCIe) 或 Synopsys eXtra Short Reach (XSR) 等技术来实现。同样，入站流量将通过关联的 PHY 和链路层并解包到 AXI 或 CHI。
早期，多种选择
值得注意的是，我们仍处于这项技术的早期阶段，人们仍在研究让所有事物和每个人一起玩耍的各种方式。例如，由于小芯片可能采用来自各个第三方供应商的 IP 块，并且每个 IP 块可能采用其自己的数据宽度、时钟频率和互连协议，因此 NoC 可能需要适应已定义的多个标准协议并被业界采用，例如 OCP、APB、AHB、AXI、CHI、STBus 和 DTL。
为了解决这个问题，小芯片设计人员可能会转向非相干和相干互连 IP，因为这两种 NoC 都支持广泛的协议。
如果小芯片设计人员选择使用互连 IP，他们可以自己实现打包/解包 IP，并从第三方供应商获取链路层和 PHY IP。或者，打包/解包IP可以与链路层和PHY IP捆绑在一起。另一种选择是打包/解包 IP 由 NoC 供应商作为模块提供。
