我认为这看起来是一个有趣的概念和设计挑战，吉姆好心地允许我借用它并尝试设计我自己的“二分点”电路。图 1显示了结果。
图 1 Kibitzer 版本的 McLucas 倍频器和方波发生器。
图 1 的电路包含两个几乎相同的部分：输入处理器IP（U1pin1 至 A1）和输出发生器OG（U1p12 至 A2）。
IP 能够以跳线 J1 或 J2 选择的两种模式之一工作。J1 将 IP 置于 50:50 模式，在该模式下它将接受任何占空比输入并将其转换为对称的 50% 占空比方波，适合 OG 倍频。（这个电路概念纯粹是 McLucas 先生的。）J2 将 IP 置于倍频模式，其中已经 50:50 对称的输入波形在输入到 OG 之前被加倍，以实现净频率四倍。
当选择倍频 J2 时，RC 延迟（IP 中的 R1C4 和 OG 中的 R8C3）和异或门 (U1) 的组合会在每个输入边沿生成高速脉冲（约 6 ns 宽度）。因此，每个周期有两个脉冲和双倍频率输入到 OG，以获得四倍频率。如果 J1 被跨接，则 R1C4 被旁路，每个周期仅产生一个脉冲，IP 会生成未倍增的 50:50 方波，以便 OG 倍频。
IP 和 OG 的都是简单但快速的定时环路，其中
运算放大器积分器的反馈迫使非常快速的单稳态触发器生成 50:50 的方波。（是的。又是吉姆的主意。）
我对 Jim 的基本定时环路概念的改进包括 U3 的两个 D 型触发器和周围组件，包括肖特基开关
二极管 D1 和 D2、电流吸收
晶体管 Q1 和 Q2 以及定时
电容器 C1 和 C2。因为这两个循环本质上是相同的，所以我们来谈谈 OG 循环。
当 U1pin8 向 U3pin3 传送时钟脉冲时，每个时序序列开始。U3 由正边沿触发，并通过将 U3pin6 驱动为低电平来响应。这会将 D2 与定时电容 C2 断开，并允许电流吸收器 Q2 将其斜坡下降至 U3 引脚 4 = -SET 的开关阈值。
由此开始的定时间隔的持续时间（约 10 ns 至 500 ?s）由 Q2 的集电极电流决定，并由积分器 A2 依次控制。目的是强制间隔为 U1pin8 脉冲之间时间的 50%。A2 通过从 U2pin13 的脉冲串中减去 R6R7 分压器产生的 2.5V 参考电压并累加反馈电容器 C6 上的平均差值来实现此目的。
如果U2pin13的占空比<50%，表明U3超时太长，A2的输出将斜坡上升，增加Q2的集电极电流和C2斜坡率，从而使超时更短。如果>50%，A2 将下降，降低 IcQ2 并延长超时。终结果：几秒钟后，U2pin13 将输出输入频率的 2 或 4 倍（取决于 J1 J2）的 50:50 方波。
当然，前提是所述频率在定时环路的限制内。
所述频率范围的高端主要受到U3、Q2和D2的传播延迟的限制。这些总和约为 10 ns（可能稍小一些），因此将频率限制为~1/(10 ns + 10 ns) = ~1/20 ns = ~50 MHz（或可能更多一点）。低端受到漏电流（主要通过 D2）的限制，即使 A2 完全关闭 Q2，漏电流也会导致 C2 继续斜坡下降。该漏电流总计可达 10 nA（特别是在二极管很热的情况下），并设置 ~1 ms 的底端间隔和（非常）大约 ~1/(1 ms + 1 ms) 的与温度相关的频率= ~1/2 ms = ~500 Hz。
OG 输出通过 U2 引脚 6 和 8 路由，并由 R12 和 R13 相加，以产生方便的 5 Vpp、~50 Ω 输出。如果没有提供输入，输出将在零伏时关闭，以防止 U2 过热。
另一个细节是 A3。它用作 IP 占空比比较器，保持 OG 定时环路活动禁用，直到 IP 收敛（或接近收敛）并产生的 50:50 脉冲序列。这避免了 OG 反馈循环不稳定且持续混乱的可能性，如果允许它尝试过早收敛，则可能会发生这种情况。
