应对嵌入式设计挑战

本应用笔记讨论了测试每个设计（特别是嵌入式系统）质量的常见内容。它包括常见的错误源以及影响或降低信号质量的其他因素。还介绍了实现良好数据测量所需遵循的技术和程序。更重要的是，它可以作为用户使用 RIGOL 高效混合信号示波器系列应对嵌入式设计挑战的指南。

简介
本应用笔记讨论了测试每个设计（特别是嵌入式系统）质量的常见内容。它包括常见的错误源以及影响或降低信号质量的其他因素。还介绍了实现良好数据测量所需遵循的技术和程序。更重要的是，它可以作为用户使用 RIGOL 高效混合信号示波器系列应对嵌入式设计挑战的指南。

嵌入式设计，特别是利用低速串行信号的设计工作是数字电子设计增长快的领域之一。各种消费电子和工业电子产品中的模块、FPGA 和处理器之间的通信需求正在以惊人的速度增长。定制的通信协议和总线使用对于设计效率和上市时间至关重要，但有时会带来难以分析和调试的风险。在嵌入式应用中使用低速串行数据时，常见的问题来源和类型包括时序、噪声、信号质量和数据。我们将推荐现代示波器中可用的调试技巧和功能，使调试这些复杂的系统更快、更容易。

错误类型
时序
时序在任何串行数据系统中都至关重要，但找到与组件、传输长度、处理时间和其他变量相关的系统时序限制可能很困难。让我们从一个简单的 16 位 DAC 电路开始。首先，确保您了解所使用协议的数据和时序规范。它是否在时钟边沿采样数据？当我们仍然期待良好的数据时，时钟和数据还能相差多远？换句话说：我们是否定义了时钟同步误差预算？一旦我们了解了这些时序要求，我们就可以通过实验验证 Tx 和 Rx 硬件子系统。现在我们可以分析系统级时序延迟和转换的整体精度，因为我们可以以时间相关的方式直接测量逻辑和模拟通道。

上图所示是测量通道 2（蓝色）上的一个位的简单示例，该位正在驱动在通道 1（黄色）上创建正弦波的 DAC 输出。利用并行总线解码（图 1），我们可以快速查看该单线的转换。但这并没有为我们提供所需的所有信息，因为 DAC 使用许多数据线来设置其输出电平。

获得更完整的数据需要不同的方法。让我们将所有 DAC 线路（图 2）移至 MSO 的数字输入。现在我们可以看到数字线路如何与 DAC 输出真正协调。

为了进一步研究，我们可以简化解码以显示十六进制值（图 3）并放大，以便我们可以查看解码的数据。此外，如果我们想以图形方式查看总线的变化，我们可以使用逻辑分析器总线菜单中称为绘图的功能（图 4）。

这可以以图形方式呈现位模式，以便于视觉分析。这非常适合使用 DAC 和 A2D，因为如果您的编码或解码方案出现问题，您可以立即获得反馈。

噪声
正确串行数据测量中常见的问题之一是系统噪声的处理。这些测量中的噪声可能来自多种来源，包括接地不良、带宽问题、串扰、电磁抗扰度 (EMI) 问题。有时问题出在设备上，但改进的探测和测量技术也可以在不改变被测设备的情况下显着改善结果。良好的步始终是确保我们使用测量实践。

我们按照从易到难的顺序解决这些问题。首先，我们可以查看探针连接。通常，我们会使用连接在探头上的鳄鱼夹接地带进行接地。假设我们做得正确但仍然存在问题，我们可能需要使用接地弹簧。接地弹簧连接得更靠近探头，并显着减小了连接的环路面积。这可以显着改善噪声和信号质量（图 5），特别是对于高速信号或对电容或耦合电压敏感的信号。所有 Rigol 探头均配有标准接地带和接地弹簧，用于此类测量。

如果接地噪声仍然是一个问题，请尝试将设备与地面隔离。示波器工作时通过插头连接到交流电源地。如果被测设备或系统的其余部分可以与地隔离，则可以消除接地环路。如果接地噪声仍然是一个问题，您可以考虑使用像 RP1100D（图 6）这样的差分探头，它可以在不参考示波器上接地的情况下进行测量。

差分测量可能是清晰查看某些低速串行数据（例如 LVDS 总线（低压差分信号））的方法。像这样的总线有意移动参考线以化带宽并增加通信距离，但它可能需要真正的差分探测或同时使用示波器的多个通道才能正确查看信号。Rigol 有多种不同的探头类型用于这些测量，包括 RP1000D 系列差分探头（通常用于高压浮动应用和 RP7150 1.5 GHz 差分探头（图 7）或高速数据应用。

信号质量
监控和提高低速串行信号的质量是调试过程的关键部分。即使不存在噪声，阻抗失配、带宽和负载误差等问题也会影响信号质量。现在我们正在更仔细地研究这些信号的确切性质，验证我们使用示波器进行这些测试的方式非常重要。对于信号质量测试，我们将使用模拟通道，因为它们可以地了解我们的信号实际发生的情况，但我们仍将进行一些解码。这需要一些额外的深思熟虑。为了清楚地看到数据转换，我们应该使用尽可能高的采样率。由于我们需要可视化高频分量，因此应将数字总线比特率的 5 倍视为采样率。以 10 倍比特率采样应该能够让我们发现任何问题。但是，当我们解码信号时，示波器可能会使用完整内存数据的子集来处理解码分析。这可能很重要，因为您不一定希望以过高的速率进行解码。当使用更标称的接收器解码数据时，这可以掩盖您会发现的问题。在 Rigol 示波器上，解码是在采集过程中分布的 1 Mpts 内存上完成的。通过设置存储深度和每个划分的时间，用户可以确定是否希望直接从模拟点或子集进行解码。以 10 倍比特率采样应该能够让我们发现任何问题。但是，当我们解码信号时，示波器可能会使用完整内存数据的子集来处理解码分析。这可能很重要，因为您不一定希望以过高的速率进行解码。当使用更标称的接收器解码数据时，这可以掩盖您会发现的问题。在 Rigol 示波器上，解码是在采集过程中分布的 1 Mpts 内存上完成的。通过设置存储深度和每个划分的时间，用户可以确定是否希望直接从模拟点或子集进行解码。以 10 倍比特率采样应该能够让我们发现任何问题。但是，当我们解码信号时，示波器可能会使用完整内存数据的子集来处理解码分析。这可能很重要，因为您不一定希望以过高的速率进行解码。当使用更标称的接收器解码数据时，这可以掩盖您会发现的问题。在 Rigol 示波器上，解码是在采集过程中分布的 1 Mpts 内存上完成的。通过设置存储深度和每个划分的时间，用户可以确定是否希望直接从模拟点或子集进行解码。当使用更标称的接收器解码数据时，这可以掩盖您会发现的问题。在 Rigol 示波器上，解码是在采集过程中分布的 1 Mpts 内存上完成的。通过设置存储深度和每个划分的时间，用户可以确定是否希望直接从模拟点或子集进行解码。当使用更标称的接收器解码数据时，这可以掩盖您会发现的问题。在 Rigol 示波器上，解码是在采集过程中分布的 1 Mpts 内存上完成的。通过设置存储深度和每个划分的时间，用户可以确定是否希望直接从模拟点或子集进行解码。

数据
任何低速串行应用的关键是能够快速、轻松地查看正在传输的数据。这意味着添加在示波器上进行嵌入式解码的功能。解码会影响示波器上的触发和显示。它将解码的总线显示添加到仪器的屏幕上。您可以将值解码为 ASCII 或十六进制、八进制或二进制数据，具体取决于您想要查看的内容。您现在还可以触发这些值，以确保您正在查看您感兴趣的数据包。

寻找
适当的过采样和带宽的关键
正如所讨论的，正确的采样对于进行正确的测量以及完全调试低速串行接口至关重要。对于模拟信号来说，一个好的经验法则是 5 倍于您要测量的信号的带宽。这将上升时间误差限制在 2% 左右。要查看高频信号分量的细节，请将示波器设置为实现 5-10 倍过采样。当数字信号时，这意味着在一位宽度内采样 5 次。当在数字线路上采样或用于解码的采样时，过采样不太重要，但请设置您的测量设备，使其与您终将使用的 LSS 接收器相似。这为您提供了的机会来关注可能会导致问题的材料错误。

接地、噪声和差分信号
正确探测并了解差分与接地参考信号的使用对于调试非常重要。如果您的数据线没有以地为参考，请确保了解接地环路和接地耦合噪声对测量的影响。在示波器上使用适当的探头技术和先进的噪声消除功能来限制噪声源。如有必要，请在测量系统中添加差分探头以提高
测量质量。

如何地查看低速串行信号
有多种方法可以在现代示波器上分析、查看和评估 LSS 总线活动。的方法会有所不同，具体取决于您是否想要查看单个位转换的噪声、速度或同步；是否要查看完整的数据包；或者如果您想比较较长时间段内的数据包和数据包计时。确保您的台式工具能够让您看到所需的一切，并熟悉缩放、记录模式、事件表、深度内存和自动测量等功能，以及它们如何交互以及在考虑测试计划时如何地在它们之间进行转换。理想情况下，示波器使您能够查看所需的所有结果并快速切换模式以获取更多信息。

结论
数字数据的嵌入式设计和调试是广泛的消费和工业应用中日益增长的测试要求。拥有合适的混合信号示波器可以更轻松、更快速地查看、分析和解决时序、噪声、信号质量和数据等问题。这提高了工程效率并缩短了上市时间。Rigol 的 UltraVision 系列示波器包括 70 至 500 MHz 的混合信号选项以及适用于此处讨论的方法和测量的标准或可选功能，是功能强大的台式仪器，能够以前所未有的价值提供无与伦比的性能。