正常偏置的共源配置 N 沟道 JFET 的标准布置和连接

时间:2023-06-28

   

   该图显示了在有源区域使用时具有正常偏置的共源配置 N 沟道 JFET 的标准布置和连接。这里,栅源电压 V GS等于栅极电源或输入电压 V G,它设置栅极和源极之间的反向偏置,而 V DD提供漏源电压和来自电源的电流漏极至源极。进入 JFET 漏极端子的电流标记为 I D。

    漏极-源极电压 V DS是 JFET 的正向压降,并且是漏极电流 I D的函数(对于 V GS的不同栅极-源极值)。当 V DS处于值时,JFET 的导电沟道完全打开,并且 I D处于值,称为漏源饱和电流 I D(sat)或简称 I DSS。
    当 V DS处于值时,JFET 的导电沟道完全闭合(夹断),因此 I D随着漏极至源极电压减小至零,V DS等于漏极电源电压 V DD。JFET 沟道停止导通时的栅极电压 V GS称为栅极截止电压 V GS(off)。
    N 沟道 JFET 的这种共源偏置布置决定了在没有任何输入信号 V IN的情况下 JFET 的稳态操作,因为 V GS和 I D是稳态量,即JFET 的静态。
    因此,对于共源极 JFET,栅极-源极电压 V GS控制有多少电流流过 JFET 漏极和源极之间的导电沟道,从而使 JFET 成为电压控制器件,因为其输入电压控制其沟道电流。因此,我们可以通过绘制任何给定 JFET 器件的I D与 V GS的关系来绘制一组输出特性曲线。
上一篇:PCB 布局来减少二次谐波失真
下一篇:保持电容器 – 消除纹波

免责声明: 凡注明来源本网的所有作品,均为本网合法拥有版权或有权使用的作品,欢迎转载,注明出处。非本网作品均来自互联网,转载目的在于传递更多信息,并不代表本网赞同其观点和对其真实性负责。

相关技术资料