垂直氮化镓鳍式JFET功率器件的短路鲁棒性

氮化镓的优越材料特性推动了其在功率器件应用中的使用。横向高电子迁移率晶体管 （HEMT） 器件已在广泛的电压等级（主要是 650 V 及以下）上实现商业化。与具有类似额定电压的硅和碳化硅器件相比，GaN HEMT的高开关频率能力和更小的器件电容能够提高系统效率和功率密度。因此，基于GaN HEMT的电源转换器、充电器和适配器在消费电子应用中得到了广泛的采用。

氮化镓汞柱 在汽车、工业电机驱动和电网应用中面临一些障碍。与垂直 SiC 器件相比，横向器件的器件面积缩放角度来看，用于 800V 及以上应用的电压调节具有挑战性。在这些应用中要考虑的另一个关键因素是器件的短路（SC）鲁棒性。负载中的SC故障会造成器件处于高源漏电压（VDS） 和电流 （IDS).因此，该设备会受到高温、电场和机械应力的影响。这些可能是灾难性的，并导致系统故障。

短路耐受时间（SCWT 或 t南卡罗来纳州） 是用于衡量设备承受这种情况的能力的指标。T南卡罗来纳州 需要足够长的时间，以便栅极驱动器采取必要的措施并关闭设备。在硅IGBT中，t南卡罗来纳州 时间通常额定在10 μs左右，而当前的SiC MOSFET通常在3 μs范围内，积极的研究活动正在进一步扩展。关于GaN功率HEMT的几项研究了更短的时间，特别是在接近器件值V的电压下DS 评级，许多显示南卡罗来纳州 < 500 ns （V）DS > 400 V.

参考文献1中介绍了SCWT安全操作区域，作者还表明，尽管HEMT在单个SC事件中幸存下来（具有南卡罗来纳州 > 300 μs），在 VDS 在 400 V 时，重复的 SC 事件导致南卡罗来纳州 仅 20 ns。在另一项研究中，2 GaN HEMT中的SC故障被确定为由高电场从栅极传播到漏极引起的。在本文中，我们将介绍弗吉尼亚理工学院和州立大学电力电子系统中心的一个小组以及NexGen Power Systems在垂直Fin-JFET GaN器件上的SC性能。3,4 该设备正在由 新世代动力系统.

GaN Fin-JFET的简化横截面如所示。JFET 由一系列 ~1 μm 高的 n-GaN 鳍片和 p+ GaN 栅极设计组成。测试设备的一些特征是：

• 650V VDS 额定值
• 0.1 毫米2 器件有效区域，采用 TO-247 或 DFN 56 封装组装
•  ~0.7V 阈值电压 （V千)
• ~0.7毫毫欧厘米2 导通电阻（RDS（开启）） 在 25°C 和 3V 栅源电压 （V一般事务人员)
• ~4.8A 器件饱和电流 （IDSAT） 在 25°C
• ~800-V 雪崩击穿电压 （BV艾娃） 在 25°C

SC 结果

显示了这些器件在各种V下单事件SC故障时的栅极和漏极波形DS 电压。

对于 400V 总线电压 （V总线 = VDS），零件存活到 t南卡罗来纳州 > 30 μs，而在 600 V 时，t南卡罗来纳州 ~ 17 微秒在BV下艾娃 V总线 = 800-V 条件，部件仍能承受 t南卡罗来纳州 > 10 μs。

器件在断开故障（FTO）模式下使SC失效，如所示。这比较了 IDS-VDS 新零件与已通过SC测试失败的零件之间的波形。BV特性显示故障器件具有良好的源漏结性能，栅极泄漏略有增加（IG).

这些器件在重复的SC测试中也表现出强大的性能。显示了新器件与在V下经受30，000次10 μs SC事件周期的器件之间的双脉冲测试（DPT）导通和关断波形比较总线 的 400 V。这些波形在器件开关频率为400 V/4 A时，不会因重复的SC循环而衰减。

在 V 处总线 在 600 V 电压下，器件经受住了 10 μs SC 测试，可承受 >8，000 次循环。在周期 #8786 之后的部件中观察到渐进的、非破坏性的故障，直到周期 #9785 的终故障。在这些循环之间保留门功能，ID 逐渐减少。这些条件下器件的输出特性如所示。

SC结果的讨论

该 t南卡罗来纳州 在该器件上测量的次数创造了GaN功率器件的新记录。中的波形显示I迅速下降DSAT，这是器件 SC 稳健性的关键促成因素。

为了进一步理解这一点，我DSAT 在SC事件期间减少，让我们看看影响这一点的因素。显示了V下总电流密度的仿真DS 3 V 和 400 V.在较高电压下，鳍片通道在鳍片底部附近明显变窄。

我DSAT 在通道的底部可以表示为：

我DSAT = q × n × 一个 × V坐

这里 q 是电子电荷， n 是载流子密度， 一个 是窄电流路径处的面积横截面，并且 V坐 是饱和速度。模拟显示 n 和 一个 在通道底部，由于耗尽效应和JFET结构中较高漏极偏置时通道中的夹断。进一步 V坐 由于载流子迁移率的降低，温度也会随着温度的升高而自然降低。模拟显示温度（Tj） 与通道底部窄的电流路径位置重合，有助于降低 V坐.这些因素的结合导致 我DSAT在SC活动期间。这反过来又降低了设备上的压力，使设备能够实现更长的南卡罗来纳州 承受时间。

FTO模式是有利的，因为它允许源漏结即使在器件发生故障后也能维持总线电压。显示了V时峰值电场的模拟DS 接近BV艾娃 在SC条件下。峰值位于栅极-漏极结处，因此在空间上与峰值电流密度的位置分开。这与SiC MOSFET不同，SiC MOSFET的峰值电流和电场在p基极/n漂移区域重合。这可能导致寄生双极晶体管导通时出现闩锁/热失控，并且通常会在SiC MOSFET中产生短暂的故障特征。

对GaN Fin-JFET的仿真还表明，有效去除SC事件期间产生的空穴是在接近BV的电压下提高SC能力的关键因素艾娃. 在这些条件下，冲击电离速率在翅片通道的底部达到峰值。仿真表明，去除空穴的主要途径是通过p-GaN栅极。然后，注入栅极的这些空穴有助于电子从源头泵出，通过称为“雪崩通过鳍片”的过程与它们重新结合。5

总之，这些 650V 垂直 Fin-JFET GaN 器件表现出出色的单次和重复 SC 耐受能力，即使在等于或接近器件击穿电压的电压下也是如此。这使得它们非常适合在恶劣的汽车、工业驱动和电网应用中使用。