GaN HEMT 可靠性：浪涌能量鲁棒性
与 Si 和 SiC MOSFET 不同，GaN HEMT 不具有固有的雪崩能力，因为源极和漏极之间缺少 pn 结 [1]。
根据近的研究，器件输出电容和负载
电感器之间的谐振能量传输允许增强模式（E 模式）p 栅极 GaN HEMT 承受浪涌能量。GaN HEMT 的漏源电压 (VDS) 在此传输期间呈现谐振波形。当峰值谐振电压达到器件的动态击穿电压 (BV)（可能与其静态 BV [2]、[3] 有很大不同）时，器件会在瞬态时发生故障。
Cascode GaN HEMT 用作单个 E 模式高压器件，由 E 模式低压 Si MOSFET 和耗尽模式（D 模式）高压 GaN HEMT 组成（图 1a）。发现级联 GaN HEMT 可靠性的失效边界在重复浪涌能量应力下比在单一应力下更小。由于重复的浪涌能量应力，该设备还表现出明显的退化。
图显示 (a) 显示了级联 HEMT 的示意图，(b) 显示了解封装部分的顶视图 SEM 图像，(c) 是 UIS 测试设置示意图，(d) UIS 测试设置的照片和 ( e) 去封装的 GaN HEMT 的照片。
图 1：(a) 级联 GaN HEMT 示意图。(b) 解封装级联 HEMT 的照片。(c) UIS 测试设置示意图。(d) 用于封装和解封装的级联 GaN HEMT 的 UIS 测试系统照片。
单事件 UIS 测试
DUT 是采用 TO-247 封装的商用 650V、50mΩ 共源共栅 GaN HEMT（图 1b）[4]。堆叠在 GaN HEMT 上的是垂直 Si MOSFET，其漏极焊盘电连接到 GaN HEMT 的源极焊盘。Si MOSFET的雪崩击穿电压（BVAVA）为35V，HEMT的阈值电压（Vth）为-22V。
UIS 测试电路的原理图如图 1c 所示。UIS 测试包括两个步骤。首先，DUT ON，负载电感由 VDD 充电；在第二种情况下，DUT 被关闭，存储在电感器中的能量被迫通过 DUT。图 1d 显示了 UIS 评估系统的图像，其中包括母板（带有主电源回路和总线
电容器）和子板（带有 DUT 和三个测试点）。
在研究单事件 UIS 应力下的 ??GaN HEMT 可靠性时，观察到 GaN 级联 HEMT 的两种失效模式：HEMT 漏极和栅极之间的短路，以及 HEMT 漏极和源极之间的短路。图 2 (a) 和 (b) 总结了在 25°C 和 150°C 下分别在三种不同尺寸的负载电感器下测量的 30 个 DUT 的故障模式和故障电压。图 2 (c) 显示了曲线跟踪器上 6 个 DUT 的 BV 测量结果。这些结果表明第二种失效模式在单事件 UIS 应力下更加一致。
图表显示了 25C 和 150C 时级联 GaN 的故障电压，以及静态 BV 测量值。
图 2：在 (a) 25°C 和 (b) 150°C 下测试的多个级联 GaN HEMT 的故障电压。(c) 在曲线示踪直流测量中测得的多个级联 GaN HEMT 的静态 BV。
在此模式下失败的 DUT 的横截面扫描
电子显微镜 (SEM) 图像如图 3 所示。
横截面 SEM 图像显示 UIS 后失效点，揭示了漏极金属的损坏以及从栅极场板到下方 GaN 缓冲层的裂纹。
图 3：失效点处 GaN HEMT 区域的横截面 SEM 图像，显示了漏极金属中的损坏以及从栅极场板延伸到 GaN 缓冲层和过渡层的裂纹。
重复 UIS 测试
对于这些重复的 UIS 测试，脉冲周期固定为 10 ?s。每个 UIS 脉冲期间的电感器充电周期（通常约为 3 ?s，并且在特定的重复 UIS 测试中固定不变）会调制峰值 VDS。被测器件在单一峰值电压为1.25 kV的UIS应力下的波形如图4a所示，重复相同峰值电压的UIS应力下的波形如图4b所示，DUT在测试过程中的放大波形图单事件 UIS 测试如图 4c 所示。，图 4d 显示了 DUT 在 100 万次重复 UIS 应力的初始阶段和终阶段的 UIS 波形比较，而图 4e 显示了 UIS 测试下 DUT 的故障波形，验证了峰值瞬态 VDS 处的故障，即与 p 栅极 GaN HEMT [1] 相比具有相同的 UIS 故障行为。
UIS在单一应力、重复测试下的测试波形，以及单一应力安全区的放大，重复测试下开始和结束波形的比较，以及显示瞬态Vds的故障波形。
图 4：(a) 单一 UIS 应力和 (b) 重复 UIS 应力下的DUT 波形；(c) 在单个 UIS 应力下放大 DUT 的安全耐受波形。(d) 在重复测试期间比较开始和结束阶段的 UIS 波形。(e) UIS 测试下 DUT 的故障波形，验证瞬态 VDS 下的故障
总共对 20 个 DUT 进行了高达 100 万次循环的测试，以探索级联 GaN HEMT 在重复 UIS 应力下的失效和退化。然后可以了解重复 UIS 测试下的 GaN HEMT 可靠性并定义安全工作区域。
当峰值 VDS 超过 1.35 kV 时，没有任何 DUT 通过 100 万次循环（图 5）。发现 DUT 在 1.4 kV 峰值 VDS 下可承受约 10,000 个周期，在 1.35 kV 峰值 VDS 下可承受约 100,000 个周期。重复 UIS 应力（约 1.3 kV）下级联 GaN HEMT 的真实失效边界低于单事件 UIS 应力和静态 BV 下的失效边界。
显示重复 UIS 测试的生存循环数与峰值 Vds 电压的图表，测试至 1M 循环。
图 5：DUT 在 UIS 应力下作为峰值 VDS 的函数生存的周期，对于 20 个 DUT 测试失败或高达 1 M 周期。
在 25°C 和 150°C 的峰值电压分别为 1.25 kV 和 1.3 kV 的 100 万次 UIS 应力下对总共 4 个 DUT 进行了测试，以检查 DUT 退化与峰值 UIS 电压幅度之间的相关性和温度。
所有 4 个 DUT 都显示出非常相似的退化和恢复行为（图 6）。已在相同条件下测试了其他 DUT，确认 DUT 退化/恢复行为与峰值 UIS VDS 或温度之间几乎没有统计上显着的相关性。
Vgs 10V 下的 Ids-Vds 图显示了在 25C 和 150C 以及 1.25kV 和 1.3V VDS 电压下 1 M UIS 循环后随时间的行为。
图 6：DUT 在 100 万次 UIS 应力循环之前和之后的 IDS-VDS 演变（VGS = 10 V），其中 (a) 25°C 时的 1.25-kV 峰值电压，(b) 150 时的 1.25-kV 峰值电压°C，(c) 25°C 时的 1.3kV 峰值电压，以及 (d) 150°C 时的 1.3kV 过压应力
GaN HEMT 可靠性的浪涌行为解释
GaN HEMT 中的缓冲陷阱积累可以解释 DUT 在重复 UIS 应力下的退化和恢复特性。高 VDS 使得电子在每个 UIS 应力期间更容易注入 GaN 缓冲区，无论它们来自源极还是过渡层与 p 型 Si 衬底之间的界面。缓冲区陷阱预计会积累，甚至可能在重复的 UIS 压力源下饱和。
二维电子气 (2DEG) 将被缓冲器中捕获的电子排出，从而提高 RDS (ON)。在此期间，被俘获的电子将提高耗尽区的势垒，从而降低 IDSS。，缓冲区捕获将扩大耗尽区，解释了为什么 CDS 在 UIS 压力源之后下降。随着恢复期的延长，缓冲区中被捕获的电子逐渐解除捕获，这解释了观察到的参数偏移的缓慢恢复。
与单事件 UIS 测试中的相比，重复 UIS 测试中的较低故障边界（峰值 VDS）可以用较低的动态 BV 来解释，因为更明显的缓冲区捕获。
TCAD 器件仿真已在 Silvaco Atlas 中执行，
仿真器件结构由解封装 DUT 的显微图像确定。该模型证实，当峰值电压低于 1.3 kV 时，DUT 能够承受 100 万个 UIS 周期，但显示出显着的参数偏移，包括 RDS(ON) 增加、IDSS 减少和 CDS 减少。这些参数偏移大部分可以在一小时后恢复。上述器件故障和退化行为可以通过 GaN HEMT 中缓冲陷阱的累积以及动态 BV 的相关变化来解释。这些结果加深了对级联 GaN HEMT 稳健性的理解，并为其
转换器设计裕度提供了关键参考。
